Радиотехника


Ответить в тред Ответить в тред

Check this out!
<<
Назад | Вниз | Каталог | Обновить тред | Автообновление
204 29 112

ПЛИС / FPGA Аноним 07/01/20 Втр 09:59:16 3977661
2177443e41fe278[...].jpg (186Кб, 923x600)
923x600
FPGA.jpg (25Кб, 500x281)
500x281
FPGA.png (98Кб, 821x705)
821x705
ra - ПЛИС.webm (24243Кб, 640x360, 00:03:40)
640x360
Холодный цифровой ПЛИС-тред. Продолжаем под кофе аутировать одновременно в несколько десятков сигналов на логическом симуляторе/анализаторе, гадая, где что-то пошло не так.

Прошлый тред >>316943 (OP)
Аноним 07/01/20 Втр 10:49:26 3977732
post-17402-1246[...].png (22Кб, 320x191)
320x191
gensch.png (1Кб, 500x400)
500x400
unnamed.png (19Кб, 371x254)
371x254
Как подключать кварцевый резонатор к ПЛИС? Именно резонатор, а не активный генератор.
74LVC1GX04? В чем разница буферизированный инвертор и небуферизированный инвертор?
Для третьего пика
module ClkGen(clkIN, clkOUT);
input clkIN;
output clkOUT;
wire clkOUT;
assign clkOUT = ~clkIN;
endmodule
Аноним 08/01/20 Срд 17:44:42 3979123
>>397766 (OP) Есть несколько мертвых девайсов с cyclone 3.
Один не включается совсем, EP3C40F484C8N греется, жрет пару ампер, питание ядра просаживается до 1.1в. Чип под замену или возможно проблема где-то раньше в процессоре не загружающим в него конфигурацию?
Со вторым сложнее, устройство включается и работает во многих режимах, но не работает часть входов а именно AES3 аудио. Все входные цепи - трансформаторы, mc3486 и куча lm358 непонятного предназначения уже менялись. Индикатор линка (вероятно что pll lock) загорается, но sampling rate не показывает, звука нет.
Что стоит посмотреть прежде чем приступать к прожарке и замене чипов по 70 евро?
Аноним 10/01/20 Птн 18:34:00 3981944
изображение.png (116Кб, 1281x1037)
1281x1037
Помогите дегенерату. Использовал кабель xilinxовский, драйверы ставил по UG344 (шаг 5), и всё равно iMPACT отказывается его видеть. Уже неделю сижу, не понимаю, что не так.
Аноним 10/01/20 Птн 18:46:41 3981965
изображение.png (76Кб, 1669x623)
1669x623
>>398194
На XP тоже отказывается видеть, если что.
Аноним 11/01/20 Суб 23:34:54 3983686
15226056631640.jpg (2650Кб, 3258x2168)
3258x2168
Хочу вкатиться, с чего начать?
Аноним 12/01/20 Вск 00:12:56 3983807
>>398368
1) Начни вот с этой книжки
https://www.amazon.com/Digital-Design-Computer-Architecture-Edition/dp/0123944244
Там все очень хорошо расписано. От азов до верхов. Читать обязательно.

2) После этого можешь начать какой-нибудь онлайн курс смотреть. Скачаешь IDE, симулятор какой-нибудь и будешь делать лабы. Здесь просто пиши исходники на VHDL, запускай и смотри результат.

3) Здесь уже можешь решить, что тебе интересно. Направлений много. Выбери свое и двигайся. На этом шаге ты уже будешь знать, что к чему.
Аноним 12/01/20 Вск 09:32:53 3984278
>>398380
>Начни вот с этой книжки
английский, фу
Аноним 12/01/20 Вск 10:00:58 3984289
>>398427
Тогда начни с английского букваря.
Аноним 12/01/20 Вск 10:07:06 39843110
>>398427
Ее хабр перевел, ищи лучше.
Аноним 12/01/20 Вск 10:08:45 39843211
>>398428
>Тогда начни
Ты посмотри на комплект плат этого "начинающего" вкатывателя. Он тебя траллирует, а ты ведешься как нуб.
Аноним 12/01/20 Вск 12:05:48 39845312
>>398432
Какой-то мусор на пике, и не факт, что этот мусор его. Может это сорокоёб постил, без сап-а вообще поебать на картинки.
Аноним 12/01/20 Вск 13:09:18 39847013
Аноним 12/01/20 Вск 15:36:52 39849614
>>398470
А мне английскую, а то бесплатную книгу на амазоне продают, а чтобы скачать надо где-то регаться и кучу движений совершать.
Аноним 12/01/20 Вск 15:57:27 39849815
Аноним 12/01/20 Вск 17:32:44 39851016
jumperone.jpg (23Кб, 417x331)
417x331
Есть плата, а штыри на ней оче маленькие как красная линия на картинке. Стандартные провода на них болтаются. Как подцепиться к ним нормально?

>>398380
Чем эта книга лучше Таненбаума?
Аноним 13/01/20 Пнд 03:09:03 39860117
47857262487.jpg (61Кб, 794x593)
794x593
Почему пикрил платы не пользовались популярностью? На первый взгляд вполне себе вариант для вкатывальщика и перекатывальщика. Чипы не самое дно, цена для нищуков. Что не так?
Аноним 13/01/20 Пнд 03:52:14 39860418
>>398601
Потому что был ниос, а потом завезли циклоны с интегрированным армом?
Аноним 13/01/20 Пнд 09:47:49 39861619
>>398601
> цена для нищуков.
ЩИТО, блядь?
Аноним 13/01/20 Пнд 11:53:37 39862820
>>398616
А сколько примерно такая ёба стоит
Аноним 13/01/20 Пнд 11:54:15 39862921
>>398510
>Таненбаума
для гуманитариев
Аноним 13/01/20 Пнд 12:36:22 39863122
Аноним 13/01/20 Пнд 13:18:28 39863623
Аноним 13/01/20 Пнд 13:30:41 39863724
>>398636
>https://aliexpress.ru/item/1000006622149.html
>а зачем, если в пятом уже встроенный арм?
Уважаемый, пиздеть надо ОСТОРОЖНО!
В этом куске говна НЕТ HPS https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/cyclone-v/cv_51001.pdf стр.5 табличка 3 строка 1 - "Cyclone V E Optimized for the lowest system cost and power requirement for a wide spectrum of general logicand DSP application".
HPS в виде ARM ядер есть в серии SE SX ST
Запостил бы старую ссылку на Zynq 7000 с прошлого треда - https://www.aliexpress.com/item/4000323573953.html . Тут да, реальный SoC в виде FPGA+ARM.
Аноним 13/01/20 Пнд 15:06:41 39864525
>>398628
Когда я на них смотрел (лет так 7-9 назад) — в районе $100 за плату, сейчас (у пары продавцов на алиэкспрессе) примерно $85/$58 (голая плата) - $134/ $111 (набор с какой-то фирменной хуйнюшкой в качестве отладчика — перевода с китайского не завезли).
Аноним 13/01/20 Пнд 15:39:21 39865126
>>398645
Я помню что её цена была значительно ниже, чем сейчас.
https://www.ebay.com/itm/zaloopa/172259870747
Но поскольку мой кукарек беспруфный, то да, чот дороговато получается на данный момент (20$+15&+10(?)$ vs 90$)
Аноним 13/01/20 Пнд 16:00:24 39865527
2010079133.jpg (825Кб, 1000x797)
1000x797
>>398368
Начни с двусторонних макеток.
Аноним 16/01/20 Чтв 20:50:26 39907528
>>398655
Мне кажется он про ПЛИС.
Аноним 16/01/20 Чтв 22:26:50 39908829
>>399075
Это был троллинг плисотролля же, ну.
Аноним 17/01/20 Птн 08:54:23 39911930
913d0c2d72eadbb[...].jpg (44Кб, 430x389)
430x389
>>399088
>/ra/
>троллинг плисотролля
Детский сад, честное слово.
Аноним 17/01/20 Птн 13:11:00 39913931
Аноним 17/01/20 Птн 17:05:33 39915732
>>398368
Слушай, пожертвуй мне плату, всё равно ж валяется у тебя без дела.
Аноним 17/01/20 Птн 17:11:48 39915833
Чем отличается ModelSim от QuestaSim?
Аноним 17/01/20 Птн 17:19:01 39916234
Аноним 17/01/20 Птн 18:02:16 39916435
>>399162
Ещё чем-то. Где-то читал, но забыл где.
Аноним 18/01/20 Суб 05:43:32 39923636
Аноним 18/01/20 Суб 22:36:19 39935037
Решил вкатиться в ПЛИС. Купил плату с таким чипом 5CSEMA4U23C6N. Психанул ли я или нет?
Аноним 19/01/20 Вск 05:40:37 39938338
Уже два года вкатываюсь, тоже что покупал пылится в шкафу. Пока периодически читаю тред здесь.
Аноним 19/01/20 Вск 07:14:46 39938439
leds4.png (89Кб, 932x1051)
932x1051
>>399383
> Уже два года вкатываюсь, тоже что покупал пылится в шкафу. Пока периодически читаю тред здесь.
Аналогично. Курсы Jack0v мотивируют + есть хоть и бредовая, но идея для проверки, а это значит что пора действовать, а не прочитал/послушал и забыл.
Пока что застрял на таком веселом моменте как нужен отладчик отладчика для отладчика. Здесь нет ошибки. Отладчик для отладчика. Лол. Практически готов, успел одну флексину спалить.
Иногда сосу хуй (пикрил), приходится что-то другое придумывать.
Аноним 19/01/20 Вск 12:30:49 39940840
>>398637
Платиновый вопрос: а почему голый чип стоит больше 100$, а обёрнутый в кусок китайца стоит 66$?
Аноним 19/01/20 Вск 14:09:24 39942241
>>399408
Потому что ты хуй те китайцы, что эти платы делают, покупают чипы не на алиэкспрессе не по розничным ценам.
Аноним 19/01/20 Вск 14:26:55 39942442
>>399422
Наркоман штоле? Чипы на алиэкспрессе это какой-то осбой вид извращений. Я не вижу оптовых партий этого чипа в этих ваших ентернетах. Покажи, что ли, охота на оптовую цену посмотреть.
Аноним 19/01/20 Вск 14:47:06 39942743
>>399408
>Платиновый вопрос: а почему голый чип стоит больше 100$, а обёрнутый в кусок китайца стоит 66$?
Пизженный скорее всего. Или демонтаж с плат с такими чипами.
Аноним 19/01/20 Вск 15:04:35 39943344
>>399427
Ну, по 60-70$ всё-таки есть в проверенных магазинах, так что могут вполне нормальными оказаться.
Аноним 19/01/20 Вск 15:06:29 39943445
>>399433
А чем пизженные ненормальные?
Аноним 20/01/20 Пнд 12:26:15 39958946
Попалось парочку статей про бинарные/двоичные нейронные сети на ПЛИС.
Есть тут ребята кто мониторил этот вопрос в теории или на практике?
Аноним 23/01/20 Чтв 00:05:35 40001347
Решил попрактиковать верилог и написать свой Z80.
Тупой вопрос 1: Насколько глубоко нужно понимать процессоры? Достаточно ли знать систему команд и принципы работы АЛУ, или нужно что-то ещё?
Тупой вопрос 2: Какой нужно брать ПЛИС? Сомневаюсь, что MAX3000A хватит...
Аноним 23/01/20 Чтв 06:48:21 40004048
1457818693.png (20Кб, 531x300)
531x300
>>400013
>Какой нужно брать ПЛИС? Сомневаюсь, что MAX3000A хватит...
https://opencores.org/projects/a-z80
MAX сразу в помойку или на замену россыпчатой логики.
FPGA минимум на пару тысяч LE и больше. Намного больше.
Аноним 23/01/20 Чтв 07:48:26 40004349
>>400040
Если делать спектрум целиком, то процессор может даже не самый объемный по занимаемым ресурсам. К примеру та же память, не будешь же лепить ее снаружи, когда ее в относительно дешевых FPGA и так хватает для спектрума. А если процессор почти без ничего, то почему именно Z80?
Можешь посмотреть самые дешевые платы на циклоне 4 с алиэкспресса, на подобное вполне должно хватить.
Аноним 23/01/20 Чтв 07:48:52 40004450
Аноним 23/01/20 Чтв 11:26:33 40006351
>>400043
> К примеру та же память, не будешь же лепить ее снаружи,
Честно говоря собирался...
> почему именно Z80?
Ну процессор середины 70-х, много где использовался, вроде как несложный сам по себе, имел море клонов. Стало быть, для начала сойдёт. Плюс спектрумы, есть вариант собрать-поиграться-вспомнить детство, speccy2010 ЧСВ не потешит :)
Аноним 23/01/20 Чтв 18:39:34 40012652
>>400013
>Насколько глубоко нужно понимать процессоры?
Нужно знать архитектуру своего процессора с точностью до вентиля.
Аноним 23/01/20 Чтв 18:46:17 40012953
>>400126
для спектрума не надо точный клон, только совместимость команд
Аноним 23/01/20 Чтв 19:59:52 40014254
>>400063
Нет, он вовсе не такой простой. Например, чем 8-разрядный сумматор с последовательным переносом проще такого же 16-разрядного? Вот и с процессорами аналогично.
Да и не так интересно процессоры делать, их и так полно готовых. Быструю свертку и то немного интереснее будет делать.

>>400129
Про точность до вентиля, у того анона естественно был бред, но совпадение по тактам разве не требуется?
Аноним 23/01/20 Чтв 20:06:23 40014455
>>400142
>но совпадение по тактам разве не требуется?
А как ты добьёшься совпадения по тактам не повторив структуру? Ну получится у тебя +/- инвертор.
Аноним 23/01/20 Чтв 20:16:37 40014756
>>400144
Элементарно. В качестве примера можно привести сумматоры, которые бывают с быстрым переносом, а бывают с простым последовательным.
Посмотри хоть схему К155ИП3 (74181), можно сделать как там, а можно тупо отдельные сумматоры, инверторы и прочее через мультиплексоры и демультиплексоры. И так далее вся комбинационная логика и не только.
В ПЛИС вообще на LUT-ах все делается, какие там еще вентили. На ПЛИС вообще нет смысла повторять такое как К155ИП3, из-за структуры ячеек.
Аноним 23/01/20 Чтв 22:59:18 40017657
>>397766 (OP)
Други, нужно из частоты в 5 МГц получить 100 МГц (вероятнее всего должен быть умножитель на ФАПЧ). Какие ПЛИСины лучше под это дело взять?
Аноним 24/01/20 Птн 00:18:24 40018458
>>400176
Именно под это дело бери Альтеру, Циклон 4 например, как там в 5 я не знаю, я с ним толком не работал, но по логике вещей должно быть лучше. PLL там хороша тем что очень точно могёт выдавать нужную частоту, с очень мелким шагом, вплоть до 3-х знаков после запятой, а может и больше. Спартан 6 в этом плане и рядом не валялся.
Аноним 24/01/20 Птн 00:23:32 40018659
>>400147
Да причём здесь луты и внутреняя архитектура плис? Всё равно на верилоге всё писаться будет.
Ну так чтобы мочь разработать свои сумматоры и прочее нужно, как минимум, в этом соображать. И второй вопрос, зачем пороть отсебятину, чтобы наделать там ошибок и потом 100500 часов сидеть их вылавливать? Не проще ли уже имеющуюся архитектуру как есть переложить на плис? Ну да, про "знать" это я немного не так сказал, нужно не знать, а понимать или смочь понять архитектуру с точностью до вентиля.
Аноним 24/01/20 Птн 02:10:40 40019560
>>400186
> Не проще ли уже имеющуюся архитектуру как есть переложить на плис?

А смысл? Тогда проще взять готовое на https://opencores.org/
А ещё проще вообще взять готовую микруху, а не ПЛИС.
Аноним 24/01/20 Птн 02:23:00 40019861
>>400186
Опять не соглашусь. Просто делаешь так, чтобы по тактам было не больше чем в оригинале, тем более что двухпортовая память FPGA в этом сильно поможет, после чего добавляешь дополнительные такты. Можно даже параметром сделать, либо быстро, но не совпадает по тактам, либо медленнее и совпадает.
Аноним 24/01/20 Птн 02:37:11 40019962
>>400176
ФАПЧ можно взять отдельной микросхемой. Что-то вроде LMK03000 или попроще.
Аноним 24/01/20 Птн 06:46:29 40021963
>>400176
Первое - idt5v9885 с EEPROM для хранения настроек.
Второе - Si5326 + тактовый генератор + еще один генератор на 114Мгц для очитки джиттера.
Третье от анальных девайсов AD9518.
Вообще - тысячи их. На любой вкус и цвет. Проблема в том что оно конфигурируемое и не все умеют в подсос конфига с внешней микросхемки памяти.
Аноним 24/01/20 Птн 06:48:49 40022064
>>400219
>Второе - Si5326 + тактовый генератор + еще один генератор на 114Мгц для очитки джиттера.

SI5351 нашё всё, один кварц + кондёры по питанию, сигнал чище, чем встроенные ПЛЛ в ПЛИС-ках
Аноним 24/01/20 Птн 07:00:14 40022165
>>400220
>SI5351
Какой из? С буквой А не умеет во внешний тактовый сигнал (заявлено в условиях) в явном виде, нужен кварц. Версия С умеет во внешний тактовый сигнал.
Аноним 24/01/20 Птн 07:49:43 40022666
Аноним 24/01/20 Птн 17:37:01 40026867
>>400198
Ну да, а всякие флаги, стеки и прочая срань, это не говоря о недокументированных функциях - как это всё?

>>400195
Не, ну вышивают же люди крестиком, делают это зачем-то. Вот и тут тоже самое.
Аноним 24/01/20 Птн 20:10:49 40028368
>>400268
>Ну да, а всякие флаги, стеки и прочая срань, это не говоря о недокументированных функциях - как это всё?
Флаги со стеками это по сути часть набора команд. Есть набор команд и набор регистров (доступных программно) с описанием их работы, то есть то, что в русскоязычной литературе называют программной моделью, а в англоязычной называют ISA. Среди набора команд есть команды, которые работают со стеком и есть команды, как-то взаимодействующие с регистром флагов. Делаешь все в соответствии с этой моделью и у тебя все работает как в оригинале, за исключением недокументированных команд, либо набор команд будет не от Z80. А недокументированные команды также все описаны.
Не при чем тут эта структура "с точностью до вентиля".

>Тупой вопрос 1: Насколько глубоко нужно понимать процессоры? Достаточно ли знать систему команд и принципы работы АЛУ, или нужно что-то ещё?
Правильней будет ответить, что требуется умение нарисовать схему процессора из одних NAND-ов.
Аноним 25/01/20 Суб 06:01:52 40032669
m2b3yqrerwb41.jpg (116Кб, 1240x1226)
1240x1226
Аноним 25/01/20 Суб 08:40:54 40032770
>>400326
Допустим возьмем http://cs.istu.ru/index.php?project=asm&page=_theory_pacm_programmodel_
Перечисляются регистры, виды адресаций и прочее, далее, где-то в приложении, приведена таблица команд с описанием. И сравни это с определением ISA хотя бы из википедии. В ISA по любому должно входить описание доступных программно регистров и всего такого, то есть то, что написано в первом ответе по твоей ссылке. Так что это программная модель может быть частью ISA (если к программной модели не прилагается список команд с описанием), а не наоборот.
Вообще какого-либо общепринятого стандарта на эти термины нет, поэтому ими могут называть несколько разные вещи.
Аноним 25/01/20 Суб 11:00:57 40034871
-ihGCPM3l8Q.jpg (190Кб, 607x1080)
607x1080
>>400327
>Так что это программная модель может быть частью ISA (если к программной модели не прилагается список команд с описанием), а не наоборот.

>This section [programming model] normally presents the core registers of the processor, operating modes, endianness and the instruction set.

В "программной модели" описывают, что как используется, взаимодействует и вообще есть описание ISA:
>>>400327
>далее, где-то в приложении, приведена таблица команд с описанием.

"programming model" - это описание более высого уровня абстракции и оно опирается на ISA (и часто содержит описание ISA в каком-либо виде, часто сокращённом).

>>400327
>(если к программной модели не прилагается список команд с описанием), а не наоборот.
Без "списка команд" нельзя сделать програмную модель, потому что нужо опираться на что-то - это регистры, datapath, команды. Как ты представляешь програмную модель без этого?
Аноним 29/01/20 Срд 06:55:15 40080272
Как вы работаете в виваде без нормального блок дизайна и примитивных логических элементов?
Аноним 29/01/20 Срд 07:50:22 40080573
>>400802
> примитивных логических элементов?
Ардуино трыд выше
Аноним 29/01/20 Срд 08:17:27 40080674
>>400802
Используем божественный Quartus!
Аноним 29/01/20 Срд 12:25:50 40082875
>>400806
Только вот интел не очень охотно возит плисины в рашку, поэтому приходится давиться вивадой.
Хотя ися вроде нечего.
Аноним 29/01/20 Срд 13:36:34 40083576
>>400802
Блок дизайн для педиков.
Аноним 29/01/20 Срд 14:21:30 40083877
Аноним 29/01/20 Срд 16:53:37 40084878
>>400835
Ты охуел. Он для суровых дидов, которым мозги не позволяют уже использовать HDL и прочие хипстерские технологии для милениалов.
Аноним 29/01/20 Срд 21:47:47 40086379
>>400848
>Он для суровых дидов
Для старых пидорасов.
Аноним 29/01/20 Срд 23:27:39 40086980
>>400848
>для суровых дидов
для старых пердунов
31/01/20 Птн 11:37:45 40099881
>>397766 (OP)
>ПЛИС / FPGA
Т.е. мне тут не рады и мне придеться создавать отдельный тред?
мимо CPLD-боярин
Аноним 31/01/20 Птн 12:01:42 40100082
>>400998
Я тебе ещё с прошлого треда не рад.

мимо->>381787
Аноним 31/01/20 Птн 12:13:08 40100283
>>400998
>CPLD-боярин
Вот скажи в чем облажался >>399384?
Три счетчика в сумме на 15 трипперов со входной логикой BIN-7SEG и сосу хуй при попытке впихнуть в MAX3064. Как так то?
Изначально отладка шла во флексине с бесконечным ресурсом числа перезаписей в отличии от CPLD.
Аноним 31/01/20 Птн 20:23:57 40104784
>>398432
>комплект плат этого "начинающего" вкатывателя.
Набор радостного говноежки.
Аноним 02/02/20 Вск 19:19:16 40121185
Анон, а какая сейчас FPGA самая большая (в плане количества вентилей) среди тех, с которыми можно работать, используя только попенсорс? То есть, чтобы не ставить никакого говна типа ISE, а получить из верилога битстрим, пользуясь только открытым софтом и видя, что там конкретно насинтезировалось.
Аноним 02/02/20 Вск 19:21:51 40121286
>>401211
Кажется что-то было под салат Lattice, включая даже обратный "диазссемблер" конфигурации. Но это не точно.
Аноним 02/02/20 Вск 19:24:43 40121387
>>401212
Ага, я вот что-то такое видел, но так и не понял, на какое количество вентилей можно примерно рассчитывать.
Аноним 03/02/20 Пнд 15:38:46 40129488
Аноним 03/02/20 Пнд 17:14:11 40130889
Сильно ли сложно плисоведу вкатиться в цинк? Из задач к нему только реализация всяких сложных муторных для плис протоколов типа tcp/ip. Деньги не проблема если что.
Аноним 03/02/20 Пнд 17:47:26 40131090
>>401308
Если что - с тобой. То же интересно потыкать цинк палочкой для переката на их дешманские RFSoC. Платка от QMTech есть, клон platform cable на ft232H есть, какая-то блевада стоит. Максимум запускал штатную поставку. На этом пока все, поглядываю в Embedded SoPC Design with Nios II Processor and Verilog Examples от Pong P. Chu
Аноним 03/02/20 Пнд 18:35:43 40131391
>>401308
>Сильно ли сложно плисоведу вкатиться в цинк?
Нет.
Аноним 03/02/20 Пнд 22:27:12 40134492
Можно ли тактировать ПЛИС синусом, а не меандром?..
Аноним 04/02/20 Втр 04:01:34 40136993
Аноним 04/02/20 Втр 04:08:20 40137094
>>401344
>Можно ли тактировать ПЛИС синусом
Зависит от амплитуды и от подключения "синуса"

Нужно ставить разделительный конденсатор и смещение в пол-питания на входной пин, пик-ту-пик (размах) желательно около напряжения питания буфера.
Аноним 04/02/20 Втр 08:05:08 40137895
>>401294
Добра тебе, анон!
Аноним 04/02/20 Втр 17:11:33 40141896
>>401310
Проц тоже через jtag программатор зайлинксовский дебажится?
Аноним 04/02/20 Втр 17:42:26 40142197
>>401418
>Проц тоже через jtag
Немного мутный вопрос - сейчас мало кто дебажит тяжелые ARM ядра особенно когда запущен Linux - отладчик не нужен, если только не упарываешься BareMetal. У Альтеры краем уха слышал можно через тонну анальных прог и освидетельствований дебажить ARM ядро синхронно и потактово с FPGA частью.
Если не в падлу будет - попробую. Хоть и малоактуальный, но интересный вопрос.
Аноним 06/02/20 Чтв 20:12:59 40163398
>>398380
Тоже хочу вкатиться, другой анон. Harris&Harris прочитан, был курс в шараге цифровой схемотехники где на верилоге писал bcd в bin переводилку, архитектуры были, электродинамика. Так вот что дальше, есть какие то путные задачники по fpga? Или куда приебаться стажёром?
Аноним 06/02/20 Чтв 22:08:23 40163999
>>401633
Мнение мимохуя - попробуй упарываться Ethernet-ом. Максимально тупо https://marsohod.org/index.php/projects/94-ether-send или прилепить внешнее PHY по rmii или mii и тупо по UDP слать говно компу. Вот реально - самый конченный, тупой и дебильный вариант - это выставить MAC в FF (лучше хотя бы жестко прописать MAC приемного компа что бы не ебаться с ARP), IP адрес компа (или широковещательный подсети, но не стоит так делать), неизменный заголовок UDP (с одним и тем же портом назначения) и... Profit!
Получил односторонний обмен на довольно хорошей скорости - под 100 мегабит (если использовать стандартные фреймы по 1.5К). Для отправки даже MAC корка не нужна - заранее подготовленный фрейм с преамбулой выдаешь по 2 или 4 бита за такт и соблюдаешь паузу между высиранием фреймов. Вот и все.
Согласование скорости с PHY - пока забей хер. Ну вот где сейчас встретишь полудуплекс или те же 10 мегабит? 100 мегабит и фулл дуплекс. А там и на гигабит переедешь.
Аноним 07/02/20 Птн 09:37:16 401675100
>>401639
>Ethernet-ом.
Слишком сложно будет для новичка сразу погрузиться в протокол tcp/ip и код манчестр 2.
Лучше пусть для начала соберет простенький УАПП. Поначалу будет слать байты, потом можно протокол какой-нибудь реализовать с адресом и аппаратной генерацией контрольной суммы.
А потом уже можно браться за интернет и более сложные протоколы связи.
Аноним 07/02/20 Птн 10:00:52 401677101
>>401675
>сразу погрузиться в протокол tcp/ip и
Поосторожней на поворотах. Явно же описано что это (tcp/ip который реально сложен в отличии от UDP) нахуй не надо на первых порах, так как тупо скопировал заголовок из реального UDP пакета с контрольными суммами, где в поле данных дописывать свои данные ну и CRC фрейма что бы свич не отбросил фрейм как ошибочный, или класть хуй при прямом подключении к компу в выделенную сетевую карту и wireshark покажет приниятые битые фреймы.
>код манчестр 2
Вдвойне нахуй эти анальные утехи. Сейчас такой херней никто не страдает, потому как ставится специальные Ethernet PHY для "низкоскоростной" меди/оптики с подключением по хxxMII, при подключении только оптики - высокоскоростные SERDES и прямое подключение к SFP модулям.
Можно доебаться про 10G PHY которое делит/собирает линк на 4 по 2.5G для использования менее скоростных SERDES в ПЛИС.
Аноним 07/02/20 Птн 10:34:52 401682102
genman1.jpg (211Кб, 1824x1099)
1824x1099
Аноним 07/02/20 Птн 17:06:40 401700103
>>401639
> и тупо по UDP слать говно компу.
Нахуа? Комп отлично принимает и чистый езернет.

>что бы не ебаться с ARP
А зачем с ним ебаться? Он вообще тут не причём.
Аноним 07/02/20 Птн 17:45:43 401712104
>>401700
>Нахуа? Комп отлично принимает и чистый езернет.
Не могу не согласиться, но для таких довольно низкоуровневых работ нужно больше прав, чем у обычного пользователя и далеко нестандартный софт. Прилепив UDP с портом больше 1024 - уже из пользовательского пространства можно подключаться к сокету и слушать его. Про винду не знаю, в unix - через программу nc открыл сокет и как минимум можешь спокойно дампить содержимое в файл, перенаправлять по конвейеру в другие программы. Для отладки на ПК - ни строчки кода не писал, только штатные утилиты. Ну и tcpdump в помощь при особо тяжелых случаях.

>>401700
>ARP
>Он вообще тут не причём.
Ты из ПомогиТупомуУстроиться? Расскажи что делает ARP и потом продолжим.
O RLY? Как на канальном уровне будешь до компа доставлять бурлящие потоки говна? Ебанешь броадкастом что бы прям все знали что кто-то пытается просраться? Поэтому и писалось - прибить гвоздями МАС адрес компа чтобы не задристать всю сеть.
На первое время, а не на постоянку - крайне порочная практика
Аноним 07/02/20 Птн 22:31:39 401736105
>>401712
>Ты из ПомогиТупомуУстроиться? Расскажи что делает ARP и потом продолжим.
Ну так я и говорю что без использования TCP/IP никакие ARP не нужны. Всё происходит на уровне МАС-адресов. А как его узнать - ну так первое время не надо в сеть выходить. Соединил плисину с ПК витой парой на прямую и радуйся жизни. На первое время этого более чем достаточно.
Аноним 08/02/20 Суб 04:51:38 401749106
>>401639
Если делать что-то, управляемое по Ethernet, проще делать это сразу с помощью готового стека протоколов на nios и готового ядра типа triple speed Ethernet. У интела на сайте куча примеров, тот же simple socket server (https://fpgacloud.intel.com/devstore/platform/15.1.0/Standard/nios-ii-simple-socket-server-ethernet-example-for-cve/), изменил под себя и уже срешь в сеть полноценными пакетами. Но для этого нужна более жырная ПЛИС, ну и дополнительная плата с Ethernet PHY и трансформатором.
У нас были задания сделать антидребезг на кнопку, поебаться с датчиком по spi/uart, потеребить энкодер, сделать АЦП последовательного приближения на внешних компараторе и цап-царапе на r2r цепочке, можно ещё осциллограф/генератор на внешнем АЦП/ЦАП сделать, но это дольше и дороже.
А вообще, все зависит от области, куда хочет вкатиться анон - интерфейсы, цос, вычисления, измерения, etc, областей работы плисоконтор в его городе и железяк, которые у него есть.
Аноним 08/02/20 Суб 13:55:19 401764107
>>401749
> triple speed Ethernet
А не чё что он платный и работает только пока подключён программатор?
Аноним 08/02/20 Суб 15:01:55 401769108
>>401764
Не, ни чё страшного.
Аноним 08/02/20 Суб 20:58:16 401855109
Друзья мои подскажите. Intel HLS компилится только через командную строку или можно каким то образом GUI поиметь?
Аноним 09/02/20 Вск 15:07:34 401949110
m2b3yqrerwb41.jpg (116Кб, 1240x1226)
1240x1226
Аноним 10/02/20 Пнд 18:59:35 402101111
С XADC кто-нибудь работал? Нихуя что-то не понял как по схемотехнике к нему завезти 16 каналов правильно. И как оно будет работать на 5в, если банки плисы подведены к 3.3?
Аноним 12/02/20 Срд 15:26:45 402377112
изображение.png (423Кб, 406x500)
406x500
Сап плисаны.
Где спиратить The RISC-V Reader на инглише? Все ссылки гугла ведут в лучшем случае на амазон, в большинстве же случаев - вникуда.
Аноним 12/02/20 Срд 19:16:37 402405113
Братишки поясните за speed grade у Хилых?
Я представляю что это некоторое усреднённое значение быстродействия кристалла, но хотелось бы конкретики.
2 по скорости выше чем 3?
Сильно сосну, если вместо 3 возьму 2?
12/02/20 Срд 19:26:30 402408114
str3.png (326Кб, 1826x925)
1826x925
>>402405
Попробуй как у Altera - где-то под конец даташита есть табличка где написана максимальная частота для каждого спидгрейда.
Имеющееся говнецо SL200C3 почти самое быстрое в серии.
Аноним 12/02/20 Срд 21:17:09 402423115
Аноним 12/02/20 Срд 21:21:38 402425116
>>402423
А впрочем, вру. Это в Яндексе нашлось. Его тоже стоит использовать, если хочешь что-то платное бесплатно найти.
Эх, ещё в китайнете много годноты, вот прямо очень много, но там везде нужен китайский телефон и китайская платёжная система. Хоть в Китай едь на их форумах регаться.
Аноним 14/02/20 Птн 21:19:58 402644117
Бамп
Аноним 14/02/20 Птн 21:20:15 402646118
Бамп
Аноним 19/02/20 Срд 20:16:47 403233119
Аноним 19/02/20 Срд 20:28:17 403238120
Чем зайлинксовский прожигатель за 40к₽ отличается от китаеподелия с латисом? А то на прошлой работе особо не успел протестить, а текущий всем устраивает.
Аноним 19/02/20 Срд 23:45:37 403263121
nasebya1.jpg (32Кб, 535x606)
535x606
Внедряю SystemVerilog.

Есть у него, конечно, важное преимущество: всю уёбищность симулятора вивады дл SV, написанного потными индусами из колл-центра как прошивка от Боинга, который неспособен адекватно обрабатывать "<=" внутри классов и интерфесов, которые приходится из-за этого обмазывать омерзительными костылями уровня "менять сигналы на posedge, считывать значения по negedge", за которые в обычном верилоге я бы давно уже сделал судоку, которые стыкуются через интерфесы с обычными синтезируемыми модулями, где всё, естественно, делается исключительно по posedge — всё это говно можно инкапсулировать в класс driver и делать вид, что там ничего этого нет, перекидывая байтики в виде объектов на более высоком уровне абстракции.
Аноним 20/02/20 Чтв 10:09:59 403287122
>>403263

Почему не пользуешься бесплатным модельсимом?
Есть у меня подозрение что ты не очень понимаешь таймслоты симулятора если у тебя беды с присваиваниями в классах. У меня у студентов такая ошибка частая (гонки сигналов, приемник принял сигнал раньше чем передатчик его отправил в тот же такт)
Аноним 20/02/20 Чтв 13:53:02 403301123
1.png (15Кб, 963x400)
963x400
2.png (14Кб, 946x406)
946x406
3.png (10Кб, 946x275)
946x275
>>403287
>Почему не пользуешься бесплатным модельсимом?
Сижу на виваде, начал с того, что есть в ней.

>Есть у меня подозрение что ты не очень понимаешь таймслоты симулятора если у тебя беды с присваиваниями в классах. У меня у студентов такая ошибка частая (гонки сигналов, приемник принял сигнал раньше чем передатчик его отправил в тот же такт)
Да я как бы не первый день замужем, знаю, чем блокирующие присваивания от неблокирующих отличаются. Вот проблема, ужатая до самого минималистичного варианта, счётчик + интерфейс с шиной и парой сигналов ready/valid: https://pastebin.com/6ASBKYRD

В драйвере в цикле ждём валидную транзакцию posedge iff (ready && valid) и устанавливаем для data следующее значение. На 1.png видно, что симулятор сперва меняет значение ready, потом читает его и обновляет data, хотя ready присваивается через <=, и на фронте клока, по идее, должно действовать старое значение. С valid всё норм, так и происходит..

Один вариант костыля: сделать присваивание ready с задержкой через <= #1, чтобы значение менялось гарантированно после posedge clk. Работает (2.png), но этот костыль совсем уж кривой.

Другой вариант костыля: читать внутри драйвера значения по negedge, менять по posedge. Работает и приемлемо выглядит (3.png), пока остановился на нём.
Аноним 20/02/20 Чтв 16:55:25 403319124
>>403238
Бумп. Я про байтбластер/программер если что.
Аноним 20/02/20 Чтв 18:59:52 403331125
>>401764
>работает только пока подключён программатор
Поставить кряк на квартус нам, конечно же, лень?
Аноним 20/02/20 Чтв 22:27:29 403353126
>>403331
Нужен кряк не на квартус, а на корку, говорят такой есть, но я найти не смог.
Аноним 20/02/20 Чтв 22:39:46 403357127
>>403353
Нужен лицензионный файл, в который прописаны все нужные корки. Если квартус пропатчен, то можно просто скопировать какую-нибудь строку (например, с лицензией на сам квартус) и заменить там название feature на нужное тебе (только важно его выяснить - например, узнать у кого-нибудь на форумах или посмотреть в настоящий лицензионный файл, если есть возможность).
Аноним 21/02/20 Птн 20:09:07 403487128
Аноним 05/03/20 Чтв 13:13:55 405012129
Как сделать побитовое ИЛИ каждого бита шины?
Аноним 05/03/20 Чтв 14:26:09 405023130
>>405012
Как избавиться от этого пиздеца?
assign out = bus[0] || bus[1] || bus[2] || bus[3] ||
bus[4] || bus[5] || bus[6] || bus[7] ||
bus[8] || bus[9] || bus[10] || bus[11] ||
bus[12] || bus[13] || bus[14] || bus[15]||
bus[16] || bus[17] || bus[18] || bus[19]||
bus[20] || bus[21] || bus[22] || bus[23]||
bus[24] || bus[25] || bus[26] || bus[27]||
bus[28] || bus[29] || bus[30] || bus[31]||
bus[32] || bus[33] || bus[34] || bus[35]||
bus[36] || bus[37] || bus[38] || bus[39]||
bus[40] || bus[41] || bus[42] || bus[43]||
bus[44] || bus[45] || bus[46] || bus[47]||
bus[48] || bus[49] || bus[50] || bus[51]||
bus[52] || bus[53] || bus[54] || bus[55]||
bus[56] || bus[57] || bus[58] || bus[59]||
bus[60] || bus[61] || bus[62] || bus[63];
Аноним 05/03/20 Чтв 14:42:48 405027131
Аноним 05/03/20 Чтв 14:48:11 405028132
>>405027
Охуеть, получилось!! Но как?
= | это отдельный оператор?
Аноним 05/03/20 Чтв 15:59:51 405041133
Аноним 05/03/20 Чтв 16:09:25 405043134
>>405027
>>405023
Типа на выход идёт "1", когда хотя бы один бит равен "1"?
вхдлбог
Аноним 05/03/20 Чтв 17:24:18 405068135
Аноним 05/03/20 Чтв 18:29:29 405080136
>>405043
Вхдльщики сосут в этом плане.
Аноним 05/03/20 Чтв 22:21:54 405118137
>>405080
>Вхдльщики сосут в этом плане
В VHDL есть функции or_reduce и подобные, а в VHDL 2008 появились унарные операторы как в верилоге.
Аноним 05/03/20 Чтв 22:25:06 405119138
>>405043
>вхдлбог
>не знает про унарные операторы
Какой же ты бог, если не знаешь даже самых основ?
Аноним 06/03/20 Птн 02:07:38 405131139
>>405119
Не переживай, ты тоже еблан, называющий операторы редукции "унарными".
Аноним 06/03/20 Птн 03:13:12 405132140
изображение.png (375Кб, 466x320)
466x320
>>405131
Унарный оператор - это оператор, который работает с одним операндом. Оператор редукции принимает один операнд, а не два и не три, поэтому он унарный.

Операторы с двумя операндами - бинарные. С тремя - тернарные. ТАкие дела.
Аноним 06/03/20 Птн 03:58:09 405134141
>>405132
Операторы редукции работают с каждым битом на шине как с самостоятельным операндом. Поэтому их и выделяют в отдельную категорию.
Аноним 06/03/20 Птн 06:13:12 405136142
изображение.png (2330Кб, 1200x800)
1200x800
>>405134
>>405134
>Операторы редукции работают с каждым битом на шине как с самостоятельным операндом.

Ещё раз повторюсь, оператор редукции принимает один операнд. Значит это - унарный оператор.

А то, что унарные операторы могут принимать (в общем случае) значения разных типов и если принимают сложные (составные, вроде вектора) типы, то это никак не делает из унарного оператора неунарный. Так же как работа бинарного оператора И над двумя векторами не делает из бинарного оператора небинарный.
Аноним 06/03/20 Птн 11:07:04 405150143
Аноним 06/03/20 Птн 16:58:39 405188144
>>405132
>>405134
Вот вы шизоиды. Это разные классификации.
Унарные, бинарные, тернарные - по количеству операндов.
Операторы редукции выдают результат по разрядности меньший чем исходные операнды. Редукция == понижение (разрядности).
Аноним 07/03/20 Суб 13:06:48 405283145
Пытаюсь сделать шину с Z- состоянием.
`timescale 1ns/1ps
module Zhopa( input [15:0]AdrBus,
inout reg [15:0]DataBus,
input nCS, nWR, nRD);
always @
if(!nCS & !nRD & nWR)
case(AdrBus)
16'h0000: DataBus = 16'h00_00;
16'h0010: DataBus = 16'h00_0F;
16'h0080: DataBus = 16'h00_F0;
16'h0081: DataBus = 16'h0F_00;
default: DataBus = 16'dZ;
endcase
else DataBus = 16'dZ;
endmodule

module TestZhopy();
reg [15:0]AdrBus = 0;
wire [15:0]DataBus;
reg nCS = 'd1;
reg nWR = 'd1;
reg nRD = 'd1;
Zhopa Zhopa(.AdrBus(AdrBus),
.DataBus(DataBus),
.nCS(nCS), .nWR(nWR), .nRD(nRD));
initial
begin
#10 AdrBus = 'h0080;
nCS = 0;
#10 nRD = 0;
#10 nRD = 'd1;
#10 AdrBus = 0;
nCS = 'd1;
#10;
$stop;
end
endmodule

Моделсиму не нравятся присвоения значений к регистровой переменной в cаse, выдаёт ошибку
* Error: ../#SRC/Zhopa.v(8): (vlog-2110) Illegal reference to net "DataBus".

Хотя Квартус и компилирует и моделирует нормально. Чё за нах?
Аноним 07/03/20 Суб 13:08:28 405284146
>>405283
Блять, опять разметка по пизде пошла, хули макака не может нормально сделать?
Аноним 07/03/20 Суб 15:00:02 405289147
>>405284
>хули макака
Ты не можешь * заменить на ж?
Аноним 07/03/20 Суб 17:59:28 405313148
>>405289
Макака не может добавить тег [code][/code]?
На вопрос лучше ответь.
Аноним 08/03/20 Вск 00:28:30 405375149
Аноним 08/03/20 Вск 14:13:33 405421150
>>405375
Да, но почему в Квартусе он может быть reg, а в Моделсиме не может?
Я знаю, можно написать по типу
assign inoutvar = (expression)? (true_value_expr) : (false_value_expr);
Но дело в том что условие переключения намного сложнее чем в примере и писать его потоковом способом чёт не хочется.
Аноним 08/03/20 Вск 22:03:30 405494151
>>405421
>Да, но почему в Квартусе он может быть reg, а в Моделсиме не может?
Потому что если чего-то делать нельзя, то "правильного" поведения в этом случае нет, кому как нравится, тот так себя и ведёт, в том числе от версии к версии. Если рассчитывать на какое-то определённое поведение в этой ситуации, то можно очень легко выстрелить себе в ногу.
Аноним 09/03/20 Пнд 02:38:41 405518152
>>405494
Но ведь на язык есть стандарт, который либо допускает, либо нет. Что за разброд и шатания?
Аноним 09/03/20 Пнд 09:47:18 405540153
Аноним 09/03/20 Пнд 10:14:00 405547154
>>405540
>компиляторы
Симуляторы. Ну и компиляторы тоже.
Аноним 09/03/20 Пнд 15:12:14 405568155
>>405540
Ну так неопределённое поведение возникает как раз тогда когда в стандарте есть недосказанность. Да и индусы скорее что-нибудь забудут, нежели напишут что-то сверх нормы.
Аноним 09/03/20 Пнд 22:47:12 405602156
>>405568
>Да и индусы скорее что-нибудь забудут, нежели напишут что-то сверх нормы.
Можно забыть написать проверку на допустимость входных данных, и начнёт работать код, который с ними работать не должен и не предназначен. В каких-то случаях он даже может давать осмысленный результат, но это лотерея.
Аноним 10/03/20 Втр 00:11:27 405610157
>>405602
Ну ты сказанул тоже - компилятор чисто случайно отсинтезировал код с нужным результатом.
Аноним 10/03/20 Втр 01:52:47 405614158
>>405610
Не "чисто случайно отсинтезировал нужный код", а использовал работающий код для данных за пределами области, где подразумевалась корректная работа. А надо было написать проверку пределов.
Аноним 17/03/20 Втр 13:02:55 406532159
а
Аноним 23/03/20 Пнд 22:00:16 407343160
Подскажите. Я хочу в одном файле описать все входы и выходы. А в остальных уже писать основной код. Как мне это сделать? Совсем не понимаю(Verilog)
Аноним 24/03/20 Втр 00:24:30 407359161
Аноним 24/03/20 Втр 10:23:53 407396162
>>407343
Это очень хуевая практика, не делай так.
Аноним 24/03/20 Втр 17:40:05 407484163
Аноним 24/03/20 Втр 18:47:29 407503164
>>407343
> Я хочу в одном файле описать все входы и выходы. А в остальных уже писать основной код.
But нахуя? Или ты имеешь в виду модуль для верхнего уровня, где нет ничего кроме связей между отдельными частями (каждая вынесена в отдельный модуль)?
Аноним 24/03/20 Втр 21:44:52 407542165
Аноним 25/03/20 Срд 13:49:14 407592166
>>397766 (OP)
Какова сфера применения ПЛИС? Только цифровая обработка сигналов по 10 каналам одновременно и вычисление каких-нибудь оверсложных алгоритмов кодирования типо CRC-256 в одну микросекунду?
Может ли ПЛИС заменить МК, чтобы на него написать довольно сложную программу с кучей внешней перифирии и библиотек для работы с ними, как на атмегу или стм32?
Вариант, когда на ПЛИС в несколько сотен тысяч ячеек создают простенький МК типо attiny13 не рассматриваем, понятное дело, что это делают плисоводы только для того, чтобы выпендриваться между себе подобных и на практике это не применяется.
Аноним 25/03/20 Срд 13:56:55 407596167
>>407592
>понятное дело, что это делают плисоводы только для того, чтобы выпендриваться между себе подобных и на практике это не применяется.
Лол.

Погугли microblaze или nios ii. Самый что ни на есть продакшен. Именно для этого они и используются — куча периферии, сложная программа с кучей библиотек. Плюс ещё какая-нибудь частная задача, которую не сделать на микроконтроллере, и поэтому надо городить плис (видео 4К, управление по 100 линиям без задержек, числодробление).
Аноним 25/03/20 Срд 17:50:36 407632168
>>397766 (OP)
Анон, поясни за PLL.
Вот у меня есть Cyclone 10 LP 10cl006YU256C8G, тактируется кварцем 50мгц.
Я что, с этим PLL могу завести NIOS 2 на 400мгц?
Аноним 25/03/20 Срд 19:20:07 407641169
>>407632
>NIOS 2 на 400мгц
Очень сомнительно.
Аноним 25/03/20 Срд 19:22:06 407642170
>>407632
Ты сможешь вытянуть из PLL сколько захочешь в его рабочем диапазоне, но ты не сможешь тактировать логику быстрее, чем сигналы в ней проходят от регистра до регистра (время прохождения зависит от реализуемой схемы).

Точнее, теоретически сможешь, но тебе это не понравится.
Аноним 25/03/20 Срд 19:51:43 407645171
>>407596
>Именно для этого они и используются — куча периферии
То-есть на мощном FPGA можно одновременно играть в змейку на TFT-дисплее, записывать файлы на юсб-флешку и заходить с браузера на него через lan-кабель?
>сложная программа с кучей библиотек.
Аноны выше наоборот говорят, что это плохо, надо всю программу ПЛИС писать в одном файле. >>407396 >>407484
Аноним 25/03/20 Срд 22:32:10 407671172
>>407645
>Аноны выше наоборот говорят, что это плохо, надо всю программу ПЛИС писать в одном файле.
Ты, долбоеб блять, речь шла о том, чтобы не писать входы и выходы модуля в отдельном файле.
Аноним 25/03/20 Срд 23:12:11 407679173
>>407645
>То-есть на мощном FPGA можно одновременно играть в змейку на TFT-дисплее, записывать файлы на юсб-флешку и заходить с браузера на него через lan-кабель?
А ещё слушать SDR-радио, замутить клон денди, спектрума, запустить сразу 100500 uart/spi/i2c-трансиверов, ethernet, pci-e и много ещё чего. И всё это будет работать сразу и одновременно в одном кристалле.
Аноним 26/03/20 Чтв 14:25:15 407728174
Аноним 26/03/20 Чтв 14:30:56 407734175
>>407671
Прости, я не заметил.
Аноним 27/03/20 Птн 20:41:36 407899176
Аноним 28/03/20 Суб 00:48:13 407934177
Аноним 28/03/20 Суб 01:42:30 407936178
Есть тактовый генератор 50МГц. Нужно сформировать 2 сигнала: 10КГц и 10КГц + 10% (т.е. 10000Гц 0,1 + 10000 = 11000Гц).
10КГц получаю на счётчике, который считает от 0 до 4999, т.е. период его работы 5000 тактов (50 000 000 / 10 000).
Теперь посчитаем период счётчика для сигнала 11КГц: 50 000 000 / 11 000 = 4545,45(45) тактов.
Но теперь, для сигнала 11КГц, попробуем посчитать по другому:
5000 + 10% = 5000 - 5000
0.1 = 4500 тактов.
4545,45(45) первым способом vs 4500 вторым.
Я дурак и чего-то не понимаю. Откуда вылезла разница в 545 тактов?
Аноним 28/03/20 Суб 01:44:50 407937179
>>407936
Ебучая макака.
Ещё раз с учётом разметки.
Есть тактовый генератор 50МГц. Нужно сформировать 2 сигнала: 10КГц и 10КГц + 10% (т.е. 10000Гц х 0,1 + 10000 = 11000Гц).
10КГц получаю на счётчике, который считает от 0 до 4999, т.е. период его работы 5000 тактов (50 000 000 / 10 000).
Теперь посчитаем период счётчика для сигнала 11КГц: 50 000 000 / 11 000 = 4545,45(45) тактов.
Но теперь, для сигнала 11КГц, попробуем посчитать по другому:
5000 + 10% = 5000 - 5000 х 0.1 = 4500 тактов.
4545,45(45) первым способом vs 4500 вторым.
Я дурак и чего-то не понимаю. Откуда вылезла разница в 545 тактов?
Аноним 28/03/20 Суб 03:40:17 407942180
изображение.png (93Кб, 226x150)
226x150
>>407936
> Откуда вылезла разница в 545 тактов?
Киса, ты делаешь хуйню.

50e6/4500 = 11 111.1(1)
Аноним 28/03/20 Суб 20:34:28 408013181
>>407934
Спасибо уважаемый, но не то. Запись ужасная. Буду искать по теме в англотубе.
Спасибо еще раз.
Аноним 29/03/20 Вск 02:08:46 408032182
>>407942
Так вот я и спрашиваю, как так получается то?
Аноним 29/03/20 Вск 15:34:38 408092183
image.png (1572Кб, 667x1000)
667x1000
>>408032
Киса, 10 / 11 и 11 / 10 это разные 10%.

Ну или делить на 0.9 это не то же самое, что умножить на 1.1

Аноним 29/03/20 Вск 16:20:23 408094184
>>407936
>Но теперь, для сигнала 11КГц, попробуем посчитать по другому:
>5000 + 10% = 5000 - 5000 0.1 = 4500 тактов.
А если 5000 + 100% (в два раза большая частота), то = 5000 - 5000 * 1.0 = 0 тактов?
Аноним 29/03/20 Вск 17:13:45 408100185
>>407899
Два латча тебе нужно. Один латчит по клоку, другой — по инверснутому клоку. Дальше сам.
Аноним 30/03/20 Пнд 03:09:45 408133186
изображение.png (23Кб, 356x533)
356x533
Аноним 30/03/20 Пнд 15:46:02 408161187
Аноним 30/03/20 Пнд 17:08:24 408171188
image.png (390Кб, 366x450)
366x450
Аноним 30/03/20 Пнд 17:15:46 408172189
>>408171
> это было оче давно
> ссылка на домен в зоне xyz
> зона xyz появилась в 2014
Чёт отпаялся с этого олдфага
Аноним 30/03/20 Пнд 18:29:03 408183190
>>408172
Это первая ссылка на евклид паззл из гугла. Я гамался, когда он был сырой, уровни добавлялись и я репортил баги
Аноним 30/03/20 Пнд 22:15:45 408209191
>>408133
Где такое рисовать?
Аноним 31/03/20 Втр 01:09:43 408228192
Аноним 31/03/20 Втр 07:39:31 408233193
6f18eae538ae1c2[...].jpg (134Кб, 1440x1080)
1440x1080
>>408133
Проорал с раскраски для даунов.
Аноним 31/03/20 Втр 11:42:17 408258194
>>408233
Что ты злой такой? Это же детская игрушка.
Аноним 31/03/20 Втр 16:10:18 408264195
Поцоны такую хуйню ок поковырять для общего понимания фпга и чо с ним заделать можно?
https://tinyfpga.com/
Аноним 31/03/20 Втр 16:58:36 408271196
610105777-21178[...].jpg (261Кб, 960x960)
960x960
>>408264
Для общего понимания и без железки можно обойтись.
Или с такой как на пике.
Аноним 01/04/20 Срд 20:21:02 408393197
Как можно присвоить тип reg к простому output?

output [7:0] Lock;
reg [7:0] RegLock;

или возможен вариант только assign Lock[1] = RegLock [1]; и т.д.
Аноним 01/04/20 Срд 21:09:32 408401198
reg.png (22Кб, 1002x297)
1002x297
>>408393
Если на выходе не настоящий регистр, хотя и написан как reg
always @(звездочка)
begin
RegLock = Lock;
end

Если выход настоящих регистров на выход wire
assign Lock = RegLock;
или не понял вопрос...
Аноним 01/04/20 Срд 21:16:05 408402199
reg2.png (29Кб, 1122x365)
1122x365
>>408393
Чет объебался. Мало что прояснит, но как-то так. Да, один из выходов reg, который не reg а wire.
>>408401
Аноним 01/04/20 Срд 21:54:48 408419200
>>408402
Мое почтение за объяснение.
Аноним 04/04/20 Суб 01:16:55 408870201
Хотел посмотреть уроки по логическим элементам, но не могу скачать софт Quartus II Web Edition v9.1 для линукс или сборка для виртуальной машины, или уже вместе с sp2. На интел регистрация вплоть до телефона, которого не имею. Есть ли альтернативные источники для загрузки?
Аноним 04/04/20 Суб 04:29:29 408877202
>>408870
Нашёл на трекере для win32. Закину в виртуалку.
Аноним 04/04/20 Суб 05:04:44 408878203
Аноним 04/04/20 Суб 12:04:50 408891204
Аноним 04/04/20 Суб 14:03:19 408911205
>>408891
C особой осторожностью скажу - говно. Фапать на это или Lattice если не из секты Altera-Xilinx
Извиняй за .ru - али вообще затрахал этим ебаным переводом и редиректом https://aliexpress.ru/item/4000121272355.html
https://cnx-software.ru/2018/09/05/licheetang-anlogic-eg4s20-%D0%BF%D0%BB%D0%B0%D1%82%D0%B0-fpga-%D0%BD%D0%B0%D1%86%D0%B5%D0%BB%D0%B5%D0%BD-%D0%BD%D0%B0-%D1%80%D0%B0%D0%B7%D1%80%D0%B0%D0%B1%D0%BE%D1%82%D0%BA%D1%83-risc-v/
"FPGA — Anlogic EG4S20BG256 с логическим блоком 20K (гибридная архитектура LUT4 / LUT5), около 130 КБ SRAM, 64 Мбит SDRAM"
Настройки X
Ответить в тред X
15000 [S]
Макс объем: 40Mб, макс кол-во файлов: 4
Кликни/брось файл/ctrl-v
Стикеры X
Избранное / Топ тредов