Радиотехника

Ответить в тред Ответить в тред
ПЛИС / FPGA Аноним 07/01/20 Втр 09:59:16 3977661
2177443e41fe278[...].jpg 186Кб, 923x600
923x600
FPGA.jpg 25Кб, 500x281
500x281
FPGA.png 98Кб, 821x705
821x705
ra - ПЛИС.webm 24243Кб, 640x360, 00:03:40
640x360
Холодный цифровой ПЛИС-тред. Продолжаем под кофе аутировать одновременно в несколько десятков сигналов на логическом симуляторе/анализаторе, гадая, где что-то пошло не так.

Прошлый тред >>316943 (OP)
Аноним 07/01/20 Втр 10:49:26 3977732
post-17402-1246[...].png 22Кб, 320x191
320x191
gensch.png 1Кб, 500x400
500x400
unnamed.png 19Кб, 371x254
371x254
Как подключать кварцевый резонатор к ПЛИС? Именно резонатор, а не активный генератор.
74LVC1GX04? В чем разница буферизированный инвертор и небуферизированный инвертор?
Для третьего пика
module ClkGen(clkIN, clkOUT);
input clkIN;
output clkOUT;
wire clkOUT;
assign clkOUT = ~clkIN;
endmodule
Аноним 08/01/20 Срд 17:44:42 3979123
>>397766 (OP) Есть несколько мертвых девайсов с cyclone 3.
Один не включается совсем, EP3C40F484C8N греется, жрет пару ампер, питание ядра просаживается до 1.1в. Чип под замену или возможно проблема где-то раньше в процессоре не загружающим в него конфигурацию?
Со вторым сложнее, устройство включается и работает во многих режимах, но не работает часть входов а именно AES3 аудио. Все входные цепи - трансформаторы, mc3486 и куча lm358 непонятного предназначения уже менялись. Индикатор линка (вероятно что pll lock) загорается, но sampling rate не показывает, звука нет.
Что стоит посмотреть прежде чем приступать к прожарке и замене чипов по 70 евро?
Аноним 10/01/20 Птн 18:34:00 3981944
изображение.png 116Кб, 1281x1037
1281x1037
Помогите дегенерату. Использовал кабель xilinxовский, драйверы ставил по UG344 (шаг 5), и всё равно iMPACT отказывается его видеть. Уже неделю сижу, не понимаю, что не так.
Аноним 10/01/20 Птн 18:46:41 3981965
изображение.png 76Кб, 1669x623
1669x623
>>398194
На XP тоже отказывается видеть, если что.
Аноним 11/01/20 Суб 23:34:54 3983686
15226056631640.jpg 2650Кб, 3258x2168
3258x2168
Хочу вкатиться, с чего начать?
Аноним 12/01/20 Вск 00:12:56 3983807
>>398368
1) Начни вот с этой книжки
https://www.amazon.com/Digital-Design-Computer-Architecture-Edition/dp/0123944244
Там все очень хорошо расписано. От азов до верхов. Читать обязательно.

2) После этого можешь начать какой-нибудь онлайн курс смотреть. Скачаешь IDE, симулятор какой-нибудь и будешь делать лабы. Здесь просто пиши исходники на VHDL, запускай и смотри результат.

3) Здесь уже можешь решить, что тебе интересно. Направлений много. Выбери свое и двигайся. На этом шаге ты уже будешь знать, что к чему.
Аноним 12/01/20 Вск 09:32:53 3984278
>>398380
>Начни вот с этой книжки
английский, фу
Аноним 12/01/20 Вск 10:00:58 3984289
>>398427
Тогда начни с английского букваря.
Аноним 12/01/20 Вск 10:07:06 39843110
>>398427
Ее хабр перевел, ищи лучше.
Аноним 12/01/20 Вск 10:08:45 39843211
>>398428
>Тогда начни
Ты посмотри на комплект плат этого "начинающего" вкатывателя. Он тебя траллирует, а ты ведешься как нуб.
Аноним 12/01/20 Вск 12:05:48 39845312
>>398432
Какой-то мусор на пике, и не факт, что этот мусор его. Может это сорокоёб постил, без сап-а вообще поебать на картинки.
Аноним 12/01/20 Вск 13:09:18 39847013
Аноним 12/01/20 Вск 15:36:52 39849614
>>398470
А мне английскую, а то бесплатную книгу на амазоне продают, а чтобы скачать надо где-то регаться и кучу движений совершать.
Аноним 12/01/20 Вск 15:57:27 39849815
Аноним 12/01/20 Вск 17:32:44 39851016
jumperone.jpg 23Кб, 417x331
417x331
Есть плата, а штыри на ней оче маленькие как красная линия на картинке. Стандартные провода на них болтаются. Как подцепиться к ним нормально?

>>398380
Чем эта книга лучше Таненбаума?
Аноним 13/01/20 Пнд 03:09:03 39860117
47857262487.jpg 61Кб, 794x593
794x593
Почему пикрил платы не пользовались популярностью? На первый взгляд вполне себе вариант для вкатывальщика и перекатывальщика. Чипы не самое дно, цена для нищуков. Что не так?
Аноним 13/01/20 Пнд 03:52:14 39860418
>>398601
Потому что был ниос, а потом завезли циклоны с интегрированным армом?
Аноним 13/01/20 Пнд 09:47:49 39861619
>>398601
> цена для нищуков.
ЩИТО, блядь?
Аноним 13/01/20 Пнд 11:53:37 39862820
>>398616
А сколько примерно такая ёба стоит
Аноним 13/01/20 Пнд 11:54:15 39862921
>>398510
>Таненбаума
для гуманитариев
Аноним 13/01/20 Пнд 12:36:22 39863122
Аноним 13/01/20 Пнд 13:18:28 39863623
Аноним 13/01/20 Пнд 13:30:41 39863724
>>398636
>https://aliexpress.ru/item/1000006622149.html
>а зачем, если в пятом уже встроенный арм?
Уважаемый, пиздеть надо ОСТОРОЖНО!
В этом куске говна НЕТ HPS https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/cyclone-v/cv_51001.pdf стр.5 табличка 3 строка 1 - "Cyclone V E Optimized for the lowest system cost and power requirement for a wide spectrum of general logicand DSP application".
HPS в виде ARM ядер есть в серии SE SX ST
Запостил бы старую ссылку на Zynq 7000 с прошлого треда - https://www.aliexpress.com/item/4000323573953.html . Тут да, реальный SoC в виде FPGA+ARM.
Аноним 13/01/20 Пнд 15:06:41 39864525
>>398628
Когда я на них смотрел (лет так 7-9 назад) — в районе $100 за плату, сейчас (у пары продавцов на алиэкспрессе) примерно $85/$58 (голая плата) - $134/ $111 (набор с какой-то фирменной хуйнюшкой в качестве отладчика — перевода с китайского не завезли).
Аноним 13/01/20 Пнд 15:39:21 39865126
>>398645
Я помню что её цена была значительно ниже, чем сейчас.
https://www.ebay.com/itm/zaloopa/172259870747
Но поскольку мой кукарек беспруфный, то да, чот дороговато получается на данный момент (20$+15&+10(?)$ vs 90$)
Аноним 13/01/20 Пнд 16:00:24 39865527
2010079133.jpg 825Кб, 1000x797
1000x797
>>398368
Начни с двусторонних макеток.
Аноним 16/01/20 Чтв 20:50:26 39907528
>>398655
Мне кажется он про ПЛИС.
Аноним 16/01/20 Чтв 22:26:50 39908829
>>399075
Это был троллинг плисотролля же, ну.
Аноним 17/01/20 Птн 08:54:23 39911930
913d0c2d72eadbb[...].jpg 44Кб, 430x389
430x389
>>399088
>/ra/
>троллинг плисотролля
Детский сад, честное слово.
Аноним 17/01/20 Птн 13:11:00 39913931
Аноним 17/01/20 Птн 17:05:33 39915732
>>398368
Слушай, пожертвуй мне плату, всё равно ж валяется у тебя без дела.
Аноним 17/01/20 Птн 17:11:48 39915833
Чем отличается ModelSim от QuestaSim?
Аноним 17/01/20 Птн 17:19:01 39916234
Аноним 17/01/20 Птн 18:02:16 39916435
>>399162
Ещё чем-то. Где-то читал, но забыл где.
Аноним 18/01/20 Суб 05:43:32 39923636
Аноним 18/01/20 Суб 22:36:19 39935037
Решил вкатиться в ПЛИС. Купил плату с таким чипом 5CSEMA4U23C6N. Психанул ли я или нет?
Аноним 19/01/20 Вск 05:40:37 39938338
Уже два года вкатываюсь, тоже что покупал пылится в шкафу. Пока периодически читаю тред здесь.
Аноним 19/01/20 Вск 07:14:46 39938439
leds4.png 89Кб, 932x1051
932x1051
>>399383
> Уже два года вкатываюсь, тоже что покупал пылится в шкафу. Пока периодически читаю тред здесь.
Аналогично. Курсы Jack0v мотивируют + есть хоть и бредовая, но идея для проверки, а это значит что пора действовать, а не прочитал/послушал и забыл.
Пока что застрял на таком веселом моменте как нужен отладчик отладчика для отладчика. Здесь нет ошибки. Отладчик для отладчика. Лол. Практически готов, успел одну флексину спалить.
Иногда сосу хуй (пикрил), приходится что-то другое придумывать.
Аноним 19/01/20 Вск 12:30:49 39940840
>>398637
Платиновый вопрос: а почему голый чип стоит больше 100$, а обёрнутый в кусок китайца стоит 66$?
Аноним 19/01/20 Вск 14:09:24 39942241
>>399408
Потому что ты хуй те китайцы, что эти платы делают, покупают чипы не на алиэкспрессе не по розничным ценам.
Аноним 19/01/20 Вск 14:26:55 39942442
>>399422
Наркоман штоле? Чипы на алиэкспрессе это какой-то осбой вид извращений. Я не вижу оптовых партий этого чипа в этих ваших ентернетах. Покажи, что ли, охота на оптовую цену посмотреть.
Аноним 19/01/20 Вск 14:47:06 39942743
>>399408
>Платиновый вопрос: а почему голый чип стоит больше 100$, а обёрнутый в кусок китайца стоит 66$?
Пизженный скорее всего. Или демонтаж с плат с такими чипами.
Аноним 19/01/20 Вск 15:04:35 39943344
>>399427
Ну, по 60-70$ всё-таки есть в проверенных магазинах, так что могут вполне нормальными оказаться.
Аноним 19/01/20 Вск 15:06:29 39943445
>>399433
А чем пизженные ненормальные?
Аноним 20/01/20 Пнд 12:26:15 39958946
Попалось парочку статей про бинарные/двоичные нейронные сети на ПЛИС.
Есть тут ребята кто мониторил этот вопрос в теории или на практике?
Аноним 23/01/20 Чтв 00:05:35 40001347
Решил попрактиковать верилог и написать свой Z80.
Тупой вопрос 1: Насколько глубоко нужно понимать процессоры? Достаточно ли знать систему команд и принципы работы АЛУ, или нужно что-то ещё?
Тупой вопрос 2: Какой нужно брать ПЛИС? Сомневаюсь, что MAX3000A хватит...
Аноним 23/01/20 Чтв 06:48:21 40004048
1457818693.png 20Кб, 531x300
531x300
>>400013
>Какой нужно брать ПЛИС? Сомневаюсь, что MAX3000A хватит...
https://opencores.org/projects/a-z80
MAX сразу в помойку или на замену россыпчатой логики.
FPGA минимум на пару тысяч LE и больше. Намного больше.
Аноним 23/01/20 Чтв 07:48:26 40004349
>>400040
Если делать спектрум целиком, то процессор может даже не самый объемный по занимаемым ресурсам. К примеру та же память, не будешь же лепить ее снаружи, когда ее в относительно дешевых FPGA и так хватает для спектрума. А если процессор почти без ничего, то почему именно Z80?
Можешь посмотреть самые дешевые платы на циклоне 4 с алиэкспресса, на подобное вполне должно хватить.
Аноним 23/01/20 Чтв 07:48:52 40004450
Аноним 23/01/20 Чтв 11:26:33 40006351
>>400043
> К примеру та же память, не будешь же лепить ее снаружи,
Честно говоря собирался...
> почему именно Z80?
Ну процессор середины 70-х, много где использовался, вроде как несложный сам по себе, имел море клонов. Стало быть, для начала сойдёт. Плюс спектрумы, есть вариант собрать-поиграться-вспомнить детство, speccy2010 ЧСВ не потешит :)
Аноним 23/01/20 Чтв 18:39:34 40012652
>>400013
>Насколько глубоко нужно понимать процессоры?
Нужно знать архитектуру своего процессора с точностью до вентиля.
Аноним 23/01/20 Чтв 18:46:17 40012953
>>400126
для спектрума не надо точный клон, только совместимость команд
Аноним 23/01/20 Чтв 19:59:52 40014254
>>400063
Нет, он вовсе не такой простой. Например, чем 8-разрядный сумматор с последовательным переносом проще такого же 16-разрядного? Вот и с процессорами аналогично.
Да и не так интересно процессоры делать, их и так полно готовых. Быструю свертку и то немного интереснее будет делать.

>>400129
Про точность до вентиля, у того анона естественно был бред, но совпадение по тактам разве не требуется?
Аноним 23/01/20 Чтв 20:06:23 40014455
>>400142
>но совпадение по тактам разве не требуется?
А как ты добьёшься совпадения по тактам не повторив структуру? Ну получится у тебя +/- инвертор.
Аноним 23/01/20 Чтв 20:16:37 40014756
>>400144
Элементарно. В качестве примера можно привести сумматоры, которые бывают с быстрым переносом, а бывают с простым последовательным.
Посмотри хоть схему К155ИП3 (74181), можно сделать как там, а можно тупо отдельные сумматоры, инверторы и прочее через мультиплексоры и демультиплексоры. И так далее вся комбинационная логика и не только.
В ПЛИС вообще на LUT-ах все делается, какие там еще вентили. На ПЛИС вообще нет смысла повторять такое как К155ИП3, из-за структуры ячеек.
Аноним 23/01/20 Чтв 22:59:18 40017657
>>397766 (OP)
Други, нужно из частоты в 5 МГц получить 100 МГц (вероятнее всего должен быть умножитель на ФАПЧ). Какие ПЛИСины лучше под это дело взять?
Аноним 24/01/20 Птн 00:18:24 40018458
>>400176
Именно под это дело бери Альтеру, Циклон 4 например, как там в 5 я не знаю, я с ним толком не работал, но по логике вещей должно быть лучше. PLL там хороша тем что очень точно могёт выдавать нужную частоту, с очень мелким шагом, вплоть до 3-х знаков после запятой, а может и больше. Спартан 6 в этом плане и рядом не валялся.
Аноним 24/01/20 Птн 00:23:32 40018659
>>400147
Да причём здесь луты и внутреняя архитектура плис? Всё равно на верилоге всё писаться будет.
Ну так чтобы мочь разработать свои сумматоры и прочее нужно, как минимум, в этом соображать. И второй вопрос, зачем пороть отсебятину, чтобы наделать там ошибок и потом 100500 часов сидеть их вылавливать? Не проще ли уже имеющуюся архитектуру как есть переложить на плис? Ну да, про "знать" это я немного не так сказал, нужно не знать, а понимать или смочь понять архитектуру с точностью до вентиля.
Аноним 24/01/20 Птн 02:10:40 40019560
>>400186
> Не проще ли уже имеющуюся архитектуру как есть переложить на плис?

А смысл? Тогда проще взять готовое на https://opencores.org/
А ещё проще вообще взять готовую микруху, а не ПЛИС.
Аноним 24/01/20 Птн 02:23:00 40019861
>>400186
Опять не соглашусь. Просто делаешь так, чтобы по тактам было не больше чем в оригинале, тем более что двухпортовая память FPGA в этом сильно поможет, после чего добавляешь дополнительные такты. Можно даже параметром сделать, либо быстро, но не совпадает по тактам, либо медленнее и совпадает.
Аноним 24/01/20 Птн 02:37:11 40019962
>>400176
ФАПЧ можно взять отдельной микросхемой. Что-то вроде LMK03000 или попроще.
Аноним 24/01/20 Птн 06:46:29 40021963
>>400176
Первое - idt5v9885 с EEPROM для хранения настроек.
Второе - Si5326 + тактовый генератор + еще один генератор на 114Мгц для очитки джиттера.
Третье от анальных девайсов AD9518.
Вообще - тысячи их. На любой вкус и цвет. Проблема в том что оно конфигурируемое и не все умеют в подсос конфига с внешней микросхемки памяти.
Аноним 24/01/20 Птн 06:48:49 40022064
>>400219
>Второе - Si5326 + тактовый генератор + еще один генератор на 114Мгц для очитки джиттера.

SI5351 нашё всё, один кварц + кондёры по питанию, сигнал чище, чем встроенные ПЛЛ в ПЛИС-ках
Аноним 24/01/20 Птн 07:00:14 40022165
>>400220
>SI5351
Какой из? С буквой А не умеет во внешний тактовый сигнал (заявлено в условиях) в явном виде, нужен кварц. Версия С умеет во внешний тактовый сигнал.
Аноним 24/01/20 Птн 07:49:43 40022666
Аноним 24/01/20 Птн 17:37:01 40026867
>>400198
Ну да, а всякие флаги, стеки и прочая срань, это не говоря о недокументированных функциях - как это всё?

>>400195
Не, ну вышивают же люди крестиком, делают это зачем-то. Вот и тут тоже самое.
Аноним 24/01/20 Птн 20:10:49 40028368
>>400268
>Ну да, а всякие флаги, стеки и прочая срань, это не говоря о недокументированных функциях - как это всё?
Флаги со стеками это по сути часть набора команд. Есть набор команд и набор регистров (доступных программно) с описанием их работы, то есть то, что в русскоязычной литературе называют программной моделью, а в англоязычной называют ISA. Среди набора команд есть команды, которые работают со стеком и есть команды, как-то взаимодействующие с регистром флагов. Делаешь все в соответствии с этой моделью и у тебя все работает как в оригинале, за исключением недокументированных команд, либо набор команд будет не от Z80. А недокументированные команды также все описаны.
Не при чем тут эта структура "с точностью до вентиля".

>Тупой вопрос 1: Насколько глубоко нужно понимать процессоры? Достаточно ли знать систему команд и принципы работы АЛУ, или нужно что-то ещё?
Правильней будет ответить, что требуется умение нарисовать схему процессора из одних NAND-ов.
Аноним 25/01/20 Суб 06:01:52 40032669
m2b3yqrerwb41.jpg 116Кб, 1240x1226
1240x1226
Аноним 25/01/20 Суб 08:40:54 40032770
>>400326
Допустим возьмем http://cs.istu.ru/index.php?project=asm&page=_theory_pacm_programmodel_
Перечисляются регистры, виды адресаций и прочее, далее, где-то в приложении, приведена таблица команд с описанием. И сравни это с определением ISA хотя бы из википедии. В ISA по любому должно входить описание доступных программно регистров и всего такого, то есть то, что написано в первом ответе по твоей ссылке. Так что это программная модель может быть частью ISA (если к программной модели не прилагается список команд с описанием), а не наоборот.
Вообще какого-либо общепринятого стандарта на эти термины нет, поэтому ими могут называть несколько разные вещи.
Аноним 25/01/20 Суб 11:00:57 40034871
-ihGCPM3l8Q.jpg 190Кб, 607x1080
607x1080
>>400327
>Так что это программная модель может быть частью ISA (если к программной модели не прилагается список команд с описанием), а не наоборот.

>This section [programming model] normally presents the core registers of the processor, operating modes, endianness and the instruction set.

В "программной модели" описывают, что как используется, взаимодействует и вообще есть описание ISA:
>>>400327
>далее, где-то в приложении, приведена таблица команд с описанием.

"programming model" - это описание более высого уровня абстракции и оно опирается на ISA (и часто содержит описание ISA в каком-либо виде, часто сокращённом).

>>400327
>(если к программной модели не прилагается список команд с описанием), а не наоборот.
Без "списка команд" нельзя сделать програмную модель, потому что нужо опираться на что-то - это регистры, datapath, команды. Как ты представляешь програмную модель без этого?
Аноним 29/01/20 Срд 06:55:15 40080272
Как вы работаете в виваде без нормального блок дизайна и примитивных логических элементов?
Аноним 29/01/20 Срд 07:50:22 40080573
>>400802
> примитивных логических элементов?
Ардуино трыд выше
Аноним 29/01/20 Срд 08:17:27 40080674
>>400802
Используем божественный Quartus!
Аноним 29/01/20 Срд 12:25:50 40082875
>>400806
Только вот интел не очень охотно возит плисины в рашку, поэтому приходится давиться вивадой.
Хотя ися вроде нечего.
Аноним 29/01/20 Срд 13:36:34 40083576
>>400802
Блок дизайн для педиков.
Аноним 29/01/20 Срд 14:21:30 40083877
Аноним 29/01/20 Срд 16:53:37 40084878
>>400835
Ты охуел. Он для суровых дидов, которым мозги не позволяют уже использовать HDL и прочие хипстерские технологии для милениалов.
Аноним 29/01/20 Срд 21:47:47 40086379
>>400848
>Он для суровых дидов
Для старых пидорасов.
Аноним 29/01/20 Срд 23:27:39 40086980
>>400848
>для суровых дидов
для старых пердунов
31/01/20 Птн 11:37:45 40099881
>>397766 (OP)
>ПЛИС / FPGA
Т.е. мне тут не рады и мне придеться создавать отдельный тред?
мимо CPLD-боярин
Аноним 31/01/20 Птн 12:01:42 40100082
>>400998
Я тебе ещё с прошлого треда не рад.

мимо->>381787
Аноним 31/01/20 Птн 12:13:08 40100283
>>400998
>CPLD-боярин
Вот скажи в чем облажался >>399384?
Три счетчика в сумме на 15 трипперов со входной логикой BIN-7SEG и сосу хуй при попытке впихнуть в MAX3064. Как так то?
Изначально отладка шла во флексине с бесконечным ресурсом числа перезаписей в отличии от CPLD.
Аноним 31/01/20 Птн 20:23:57 40104784
>>398432
>комплект плат этого "начинающего" вкатывателя.
Набор радостного говноежки.
Аноним 02/02/20 Вск 19:19:16 40121185
Анон, а какая сейчас FPGA самая большая (в плане количества вентилей) среди тех, с которыми можно работать, используя только попенсорс? То есть, чтобы не ставить никакого говна типа ISE, а получить из верилога битстрим, пользуясь только открытым софтом и видя, что там конкретно насинтезировалось.
Аноним 02/02/20 Вск 19:21:51 40121286
>>401211
Кажется что-то было под салат Lattice, включая даже обратный "диазссемблер" конфигурации. Но это не точно.
Аноним 02/02/20 Вск 19:24:43 40121387
>>401212
Ага, я вот что-то такое видел, но так и не понял, на какое количество вентилей можно примерно рассчитывать.
Аноним 03/02/20 Пнд 15:38:46 40129488
Аноним 03/02/20 Пнд 17:14:11 40130889
Сильно ли сложно плисоведу вкатиться в цинк? Из задач к нему только реализация всяких сложных муторных для плис протоколов типа tcp/ip. Деньги не проблема если что.
Аноним 03/02/20 Пнд 17:47:26 40131090
>>401308
Если что - с тобой. То же интересно потыкать цинк палочкой для переката на их дешманские RFSoC. Платка от QMTech есть, клон platform cable на ft232H есть, какая-то блевада стоит. Максимум запускал штатную поставку. На этом пока все, поглядываю в Embedded SoPC Design with Nios II Processor and Verilog Examples от Pong P. Chu
Аноним 03/02/20 Пнд 18:35:43 40131391
>>401308
>Сильно ли сложно плисоведу вкатиться в цинк?
Нет.
Аноним 03/02/20 Пнд 22:27:12 40134492
Можно ли тактировать ПЛИС синусом, а не меандром?..
Аноним 04/02/20 Втр 04:01:34 40136993
Аноним 04/02/20 Втр 04:08:20 40137094
>>401344
>Можно ли тактировать ПЛИС синусом
Зависит от амплитуды и от подключения "синуса"

Нужно ставить разделительный конденсатор и смещение в пол-питания на входной пин, пик-ту-пик (размах) желательно около напряжения питания буфера.
Аноним 04/02/20 Втр 08:05:08 40137895
>>401294
Добра тебе, анон!
Аноним 04/02/20 Втр 17:11:33 40141896
>>401310
Проц тоже через jtag программатор зайлинксовский дебажится?
Аноним 04/02/20 Втр 17:42:26 40142197
>>401418
>Проц тоже через jtag
Немного мутный вопрос - сейчас мало кто дебажит тяжелые ARM ядра особенно когда запущен Linux - отладчик не нужен, если только не упарываешься BareMetal. У Альтеры краем уха слышал можно через тонну анальных прог и освидетельствований дебажить ARM ядро синхронно и потактово с FPGA частью.
Если не в падлу будет - попробую. Хоть и малоактуальный, но интересный вопрос.
Аноним 06/02/20 Чтв 20:12:59 40163398
>>398380
Тоже хочу вкатиться, другой анон. Harris&Harris прочитан, был курс в шараге цифровой схемотехники где на верилоге писал bcd в bin переводилку, архитектуры были, электродинамика. Так вот что дальше, есть какие то путные задачники по fpga? Или куда приебаться стажёром?
Аноним 06/02/20 Чтв 22:08:23 40163999
>>401633
Мнение мимохуя - попробуй упарываться Ethernet-ом. Максимально тупо https://marsohod.org/index.php/projects/94-ether-send или прилепить внешнее PHY по rmii или mii и тупо по UDP слать говно компу. Вот реально - самый конченный, тупой и дебильный вариант - это выставить MAC в FF (лучше хотя бы жестко прописать MAC приемного компа что бы не ебаться с ARP), IP адрес компа (или широковещательный подсети, но не стоит так делать), неизменный заголовок UDP (с одним и тем же портом назначения) и... Profit!
Получил односторонний обмен на довольно хорошей скорости - под 100 мегабит (если использовать стандартные фреймы по 1.5К). Для отправки даже MAC корка не нужна - заранее подготовленный фрейм с преамбулой выдаешь по 2 или 4 бита за такт и соблюдаешь паузу между высиранием фреймов. Вот и все.
Согласование скорости с PHY - пока забей хер. Ну вот где сейчас встретишь полудуплекс или те же 10 мегабит? 100 мегабит и фулл дуплекс. А там и на гигабит переедешь.
Аноним 07/02/20 Птн 09:37:16 401675100
>>401639
>Ethernet-ом.
Слишком сложно будет для новичка сразу погрузиться в протокол tcp/ip и код манчестр 2.
Лучше пусть для начала соберет простенький УАПП. Поначалу будет слать байты, потом можно протокол какой-нибудь реализовать с адресом и аппаратной генерацией контрольной суммы.
А потом уже можно браться за интернет и более сложные протоколы связи.
Аноним 07/02/20 Птн 10:00:52 401677101
>>401675
>сразу погрузиться в протокол tcp/ip и
Поосторожней на поворотах. Явно же описано что это (tcp/ip который реально сложен в отличии от UDP) нахуй не надо на первых порах, так как тупо скопировал заголовок из реального UDP пакета с контрольными суммами, где в поле данных дописывать свои данные ну и CRC фрейма что бы свич не отбросил фрейм как ошибочный, или класть хуй при прямом подключении к компу в выделенную сетевую карту и wireshark покажет приниятые битые фреймы.
>код манчестр 2
Вдвойне нахуй эти анальные утехи. Сейчас такой херней никто не страдает, потому как ставится специальные Ethernet PHY для "низкоскоростной" меди/оптики с подключением по хxxMII, при подключении только оптики - высокоскоростные SERDES и прямое подключение к SFP модулям.
Можно доебаться про 10G PHY которое делит/собирает линк на 4 по 2.5G для использования менее скоростных SERDES в ПЛИС.
Аноним 07/02/20 Птн 10:34:52 401682102
genman1.jpg 211Кб, 1824x1099
1824x1099
Аноним 07/02/20 Птн 17:06:40 401700103
>>401639
> и тупо по UDP слать говно компу.
Нахуа? Комп отлично принимает и чистый езернет.

>что бы не ебаться с ARP
А зачем с ним ебаться? Он вообще тут не причём.
Аноним 07/02/20 Птн 17:45:43 401712104
>>401700
>Нахуа? Комп отлично принимает и чистый езернет.
Не могу не согласиться, но для таких довольно низкоуровневых работ нужно больше прав, чем у обычного пользователя и далеко нестандартный софт. Прилепив UDP с портом больше 1024 - уже из пользовательского пространства можно подключаться к сокету и слушать его. Про винду не знаю, в unix - через программу nc открыл сокет и как минимум можешь спокойно дампить содержимое в файл, перенаправлять по конвейеру в другие программы. Для отладки на ПК - ни строчки кода не писал, только штатные утилиты. Ну и tcpdump в помощь при особо тяжелых случаях.

>>401700
>ARP
>Он вообще тут не причём.
Ты из ПомогиТупомуУстроиться? Расскажи что делает ARP и потом продолжим.
O RLY? Как на канальном уровне будешь до компа доставлять бурлящие потоки говна? Ебанешь броадкастом что бы прям все знали что кто-то пытается просраться? Поэтому и писалось - прибить гвоздями МАС адрес компа чтобы не задристать всю сеть.
На первое время, а не на постоянку - крайне порочная практика
Аноним 07/02/20 Птн 22:31:39 401736105
>>401712
>Ты из ПомогиТупомуУстроиться? Расскажи что делает ARP и потом продолжим.
Ну так я и говорю что без использования TCP/IP никакие ARP не нужны. Всё происходит на уровне МАС-адресов. А как его узнать - ну так первое время не надо в сеть выходить. Соединил плисину с ПК витой парой на прямую и радуйся жизни. На первое время этого более чем достаточно.
Аноним 08/02/20 Суб 04:51:38 401749106
>>401639
Если делать что-то, управляемое по Ethernet, проще делать это сразу с помощью готового стека протоколов на nios и готового ядра типа triple speed Ethernet. У интела на сайте куча примеров, тот же simple socket server (https://fpgacloud.intel.com/devstore/platform/15.1.0/Standard/nios-ii-simple-socket-server-ethernet-example-for-cve/), изменил под себя и уже срешь в сеть полноценными пакетами. Но для этого нужна более жырная ПЛИС, ну и дополнительная плата с Ethernet PHY и трансформатором.
У нас были задания сделать антидребезг на кнопку, поебаться с датчиком по spi/uart, потеребить энкодер, сделать АЦП последовательного приближения на внешних компараторе и цап-царапе на r2r цепочке, можно ещё осциллограф/генератор на внешнем АЦП/ЦАП сделать, но это дольше и дороже.
А вообще, все зависит от области, куда хочет вкатиться анон - интерфейсы, цос, вычисления, измерения, etc, областей работы плисоконтор в его городе и железяк, которые у него есть.
Аноним 08/02/20 Суб 13:55:19 401764107
>>401749
> triple speed Ethernet
А не чё что он платный и работает только пока подключён программатор?
Аноним 08/02/20 Суб 15:01:55 401769108
>>401764
Не, ни чё страшного.
Аноним 08/02/20 Суб 20:58:16 401855109
Друзья мои подскажите. Intel HLS компилится только через командную строку или можно каким то образом GUI поиметь?
Аноним 09/02/20 Вск 15:07:34 401949110
m2b3yqrerwb41.jpg 116Кб, 1240x1226
1240x1226
Аноним 10/02/20 Пнд 18:59:35 402101111
С XADC кто-нибудь работал? Нихуя что-то не понял как по схемотехнике к нему завезти 16 каналов правильно. И как оно будет работать на 5в, если банки плисы подведены к 3.3?
Аноним 12/02/20 Срд 15:26:45 402377112
изображение.png 423Кб, 406x500
406x500
Сап плисаны.
Где спиратить The RISC-V Reader на инглише? Все ссылки гугла ведут в лучшем случае на амазон, в большинстве же случаев - вникуда.
Аноним 12/02/20 Срд 19:16:37 402405113
Братишки поясните за speed grade у Хилых?
Я представляю что это некоторое усреднённое значение быстродействия кристалла, но хотелось бы конкретики.
2 по скорости выше чем 3?
Сильно сосну, если вместо 3 возьму 2?
12/02/20 Срд 19:26:30 402408114
str3.png 326Кб, 1826x925
1826x925
>>402405
Попробуй как у Altera - где-то под конец даташита есть табличка где написана максимальная частота для каждого спидгрейда.
Имеющееся говнецо SL200C3 почти самое быстрое в серии.
Аноним 12/02/20 Срд 21:17:09 402423115
Аноним 12/02/20 Срд 21:21:38 402425116
>>402423
А впрочем, вру. Это в Яндексе нашлось. Его тоже стоит использовать, если хочешь что-то платное бесплатно найти.
Эх, ещё в китайнете много годноты, вот прямо очень много, но там везде нужен китайский телефон и китайская платёжная система. Хоть в Китай едь на их форумах регаться.
Аноним 14/02/20 Птн 21:19:58 402644117
Бамп
Аноним 14/02/20 Птн 21:20:15 402646118
Бамп
Аноним 19/02/20 Срд 20:16:47 403233119
Аноним 19/02/20 Срд 20:28:17 403238120
Чем зайлинксовский прожигатель за 40к₽ отличается от китаеподелия с латисом? А то на прошлой работе особо не успел протестить, а текущий всем устраивает.
Аноним 19/02/20 Срд 23:45:37 403263121
nasebya1.jpg 32Кб, 535x606
535x606
Внедряю SystemVerilog.

Есть у него, конечно, важное преимущество: всю уёбищность симулятора вивады дл SV, написанного потными индусами из колл-центра как прошивка от Боинга, который неспособен адекватно обрабатывать "<=" внутри классов и интерфесов, которые приходится из-за этого обмазывать омерзительными костылями уровня "менять сигналы на posedge, считывать значения по negedge", за которые в обычном верилоге я бы давно уже сделал судоку, которые стыкуются через интерфесы с обычными синтезируемыми модулями, где всё, естественно, делается исключительно по posedge — всё это говно можно инкапсулировать в класс driver и делать вид, что там ничего этого нет, перекидывая байтики в виде объектов на более высоком уровне абстракции.
Аноним 20/02/20 Чтв 10:09:59 403287122
>>403263

Почему не пользуешься бесплатным модельсимом?
Есть у меня подозрение что ты не очень понимаешь таймслоты симулятора если у тебя беды с присваиваниями в классах. У меня у студентов такая ошибка частая (гонки сигналов, приемник принял сигнал раньше чем передатчик его отправил в тот же такт)
Аноним 20/02/20 Чтв 13:53:02 403301123
1.png 15Кб, 963x400
963x400
2.png 14Кб, 946x406
946x406
3.png 10Кб, 946x275
946x275
>>403287
>Почему не пользуешься бесплатным модельсимом?
Сижу на виваде, начал с того, что есть в ней.

>Есть у меня подозрение что ты не очень понимаешь таймслоты симулятора если у тебя беды с присваиваниями в классах. У меня у студентов такая ошибка частая (гонки сигналов, приемник принял сигнал раньше чем передатчик его отправил в тот же такт)
Да я как бы не первый день замужем, знаю, чем блокирующие присваивания от неблокирующих отличаются. Вот проблема, ужатая до самого минималистичного варианта, счётчик + интерфейс с шиной и парой сигналов ready/valid: https://pastebin.com/6ASBKYRD

В драйвере в цикле ждём валидную транзакцию posedge iff (ready && valid) и устанавливаем для data следующее значение. На 1.png видно, что симулятор сперва меняет значение ready, потом читает его и обновляет data, хотя ready присваивается через <=, и на фронте клока, по идее, должно действовать старое значение. С valid всё норм, так и происходит..

Один вариант костыля: сделать присваивание ready с задержкой через <= #1, чтобы значение менялось гарантированно после posedge clk. Работает (2.png), но этот костыль совсем уж кривой.

Другой вариант костыля: читать внутри драйвера значения по negedge, менять по posedge. Работает и приемлемо выглядит (3.png), пока остановился на нём.
Аноним 20/02/20 Чтв 16:55:25 403319124
>>403238
Бумп. Я про байтбластер/программер если что.
Аноним 20/02/20 Чтв 18:59:52 403331125
>>401764
>работает только пока подключён программатор
Поставить кряк на квартус нам, конечно же, лень?
Аноним 20/02/20 Чтв 22:27:29 403353126
>>403331
Нужен кряк не на квартус, а на корку, говорят такой есть, но я найти не смог.
Аноним 20/02/20 Чтв 22:39:46 403357127
>>403353
Нужен лицензионный файл, в который прописаны все нужные корки. Если квартус пропатчен, то можно просто скопировать какую-нибудь строку (например, с лицензией на сам квартус) и заменить там название feature на нужное тебе (только важно его выяснить - например, узнать у кого-нибудь на форумах или посмотреть в настоящий лицензионный файл, если есть возможность).
Аноним 21/02/20 Птн 20:09:07 403487128
Аноним 05/03/20 Чтв 13:13:55 405012129
Как сделать побитовое ИЛИ каждого бита шины?
Аноним 05/03/20 Чтв 14:26:09 405023130
>>405012
Как избавиться от этого пиздеца?
assign out = bus[0] || bus[1] || bus[2] || bus[3] ||
bus[4] || bus[5] || bus[6] || bus[7] ||
bus[8] || bus[9] || bus[10] || bus[11] ||
bus[12] || bus[13] || bus[14] || bus[15]||
bus[16] || bus[17] || bus[18] || bus[19]||
bus[20] || bus[21] || bus[22] || bus[23]||
bus[24] || bus[25] || bus[26] || bus[27]||
bus[28] || bus[29] || bus[30] || bus[31]||
bus[32] || bus[33] || bus[34] || bus[35]||
bus[36] || bus[37] || bus[38] || bus[39]||
bus[40] || bus[41] || bus[42] || bus[43]||
bus[44] || bus[45] || bus[46] || bus[47]||
bus[48] || bus[49] || bus[50] || bus[51]||
bus[52] || bus[53] || bus[54] || bus[55]||
bus[56] || bus[57] || bus[58] || bus[59]||
bus[60] || bus[61] || bus[62] || bus[63];
Аноним 05/03/20 Чтв 14:42:48 405027131
Аноним 05/03/20 Чтв 14:48:11 405028132
>>405027
Охуеть, получилось!! Но как?
= | это отдельный оператор?
Аноним 05/03/20 Чтв 15:59:51 405041133
Аноним 05/03/20 Чтв 16:09:25 405043134
>>405027
>>405023
Типа на выход идёт "1", когда хотя бы один бит равен "1"?
вхдлбог
Аноним 05/03/20 Чтв 17:24:18 405068135
Аноним 05/03/20 Чтв 18:29:29 405080136
>>405043
Вхдльщики сосут в этом плане.
Аноним 05/03/20 Чтв 22:21:54 405118137
>>405080
>Вхдльщики сосут в этом плане
В VHDL есть функции or_reduce и подобные, а в VHDL 2008 появились унарные операторы как в верилоге.
Аноним 05/03/20 Чтв 22:25:06 405119138
>>405043
>вхдлбог
>не знает про унарные операторы
Какой же ты бог, если не знаешь даже самых основ?
Аноним 06/03/20 Птн 02:07:38 405131139
>>405119
Не переживай, ты тоже еблан, называющий операторы редукции "унарными".
Аноним 06/03/20 Птн 03:13:12 405132140
изображение.png 375Кб, 466x320
466x320
>>405131
Унарный оператор - это оператор, который работает с одним операндом. Оператор редукции принимает один операнд, а не два и не три, поэтому он унарный.

Операторы с двумя операндами - бинарные. С тремя - тернарные. ТАкие дела.
Аноним 06/03/20 Птн 03:58:09 405134141
>>405132
Операторы редукции работают с каждым битом на шине как с самостоятельным операндом. Поэтому их и выделяют в отдельную категорию.
Аноним 06/03/20 Птн 06:13:12 405136142
изображение.png 2330Кб, 1200x800
1200x800
>>405134
>>405134
>Операторы редукции работают с каждым битом на шине как с самостоятельным операндом.

Ещё раз повторюсь, оператор редукции принимает один операнд. Значит это - унарный оператор.

А то, что унарные операторы могут принимать (в общем случае) значения разных типов и если принимают сложные (составные, вроде вектора) типы, то это никак не делает из унарного оператора неунарный. Так же как работа бинарного оператора И над двумя векторами не делает из бинарного оператора небинарный.
Аноним 06/03/20 Птн 11:07:04 405150143
Аноним 06/03/20 Птн 16:58:39 405188144
>>405132
>>405134
Вот вы шизоиды. Это разные классификации.
Унарные, бинарные, тернарные - по количеству операндов.
Операторы редукции выдают результат по разрядности меньший чем исходные операнды. Редукция == понижение (разрядности).
Аноним 07/03/20 Суб 13:06:48 405283145
Пытаюсь сделать шину с Z- состоянием.
`timescale 1ns/1ps
module Zhopa( input [15:0]AdrBus,
inout reg [15:0]DataBus,
input nCS, nWR, nRD);
always @
if(!nCS & !nRD & nWR)
case(AdrBus)
16'h0000: DataBus = 16'h00_00;
16'h0010: DataBus = 16'h00_0F;
16'h0080: DataBus = 16'h00_F0;
16'h0081: DataBus = 16'h0F_00;
default: DataBus = 16'dZ;
endcase
else DataBus = 16'dZ;
endmodule

module TestZhopy();
reg [15:0]AdrBus = 0;
wire [15:0]DataBus;
reg nCS = 'd1;
reg nWR = 'd1;
reg nRD = 'd1;
Zhopa Zhopa(.AdrBus(AdrBus),
.DataBus(DataBus),
.nCS(nCS), .nWR(nWR), .nRD(nRD));
initial
begin
#10 AdrBus = 'h0080;
nCS = 0;
#10 nRD = 0;
#10 nRD = 'd1;
#10 AdrBus = 0;
nCS = 'd1;
#10;
$stop;
end
endmodule

Моделсиму не нравятся присвоения значений к регистровой переменной в cаse, выдаёт ошибку
* Error: ../#SRC/Zhopa.v(8): (vlog-2110) Illegal reference to net "DataBus".

Хотя Квартус и компилирует и моделирует нормально. Чё за нах?
Аноним 07/03/20 Суб 13:08:28 405284146
>>405283
Блять, опять разметка по пизде пошла, хули макака не может нормально сделать?
Аноним 07/03/20 Суб 15:00:02 405289147
>>405284
>хули макака
Ты не можешь * заменить на ж?
Аноним 07/03/20 Суб 17:59:28 405313148
>>405289
Макака не может добавить тег [code][/code]?
На вопрос лучше ответь.
Аноним 08/03/20 Вск 00:28:30 405375149
Аноним 08/03/20 Вск 14:13:33 405421150
>>405375
Да, но почему в Квартусе он может быть reg, а в Моделсиме не может?
Я знаю, можно написать по типу
assign inoutvar = (expression)? (true_value_expr) : (false_value_expr);
Но дело в том что условие переключения намного сложнее чем в примере и писать его потоковом способом чёт не хочется.
Аноним 08/03/20 Вск 22:03:30 405494151
>>405421
>Да, но почему в Квартусе он может быть reg, а в Моделсиме не может?
Потому что если чего-то делать нельзя, то "правильного" поведения в этом случае нет, кому как нравится, тот так себя и ведёт, в том числе от версии к версии. Если рассчитывать на какое-то определённое поведение в этой ситуации, то можно очень легко выстрелить себе в ногу.
Аноним 09/03/20 Пнд 02:38:41 405518152
>>405494
Но ведь на язык есть стандарт, который либо допускает, либо нет. Что за разброд и шатания?
Аноним 09/03/20 Пнд 09:47:18 405540153
Аноним 09/03/20 Пнд 10:14:00 405547154
>>405540
>компиляторы
Симуляторы. Ну и компиляторы тоже.
Аноним 09/03/20 Пнд 15:12:14 405568155
>>405540
Ну так неопределённое поведение возникает как раз тогда когда в стандарте есть недосказанность. Да и индусы скорее что-нибудь забудут, нежели напишут что-то сверх нормы.
Аноним 09/03/20 Пнд 22:47:12 405602156
>>405568
>Да и индусы скорее что-нибудь забудут, нежели напишут что-то сверх нормы.
Можно забыть написать проверку на допустимость входных данных, и начнёт работать код, который с ними работать не должен и не предназначен. В каких-то случаях он даже может давать осмысленный результат, но это лотерея.
Аноним 10/03/20 Втр 00:11:27 405610157
>>405602
Ну ты сказанул тоже - компилятор чисто случайно отсинтезировал код с нужным результатом.
Аноним 10/03/20 Втр 01:52:47 405614158
>>405610
Не "чисто случайно отсинтезировал нужный код", а использовал работающий код для данных за пределами области, где подразумевалась корректная работа. А надо было написать проверку пределов.
Аноним 17/03/20 Втр 13:02:55 406532159
а
Аноним 23/03/20 Пнд 22:00:16 407343160
Подскажите. Я хочу в одном файле описать все входы и выходы. А в остальных уже писать основной код. Как мне это сделать? Совсем не понимаю(Verilog)
Аноним 24/03/20 Втр 00:24:30 407359161
Аноним 24/03/20 Втр 10:23:53 407396162
>>407343
Это очень хуевая практика, не делай так.
Аноним 24/03/20 Втр 17:40:05 407484163
Аноним 24/03/20 Втр 18:47:29 407503164
>>407343
> Я хочу в одном файле описать все входы и выходы. А в остальных уже писать основной код.
But нахуя? Или ты имеешь в виду модуль для верхнего уровня, где нет ничего кроме связей между отдельными частями (каждая вынесена в отдельный модуль)?
Аноним 24/03/20 Втр 21:44:52 407542165
Аноним 25/03/20 Срд 13:49:14 407592166
>>397766 (OP)
Какова сфера применения ПЛИС? Только цифровая обработка сигналов по 10 каналам одновременно и вычисление каких-нибудь оверсложных алгоритмов кодирования типо CRC-256 в одну микросекунду?
Может ли ПЛИС заменить МК, чтобы на него написать довольно сложную программу с кучей внешней перифирии и библиотек для работы с ними, как на атмегу или стм32?
Вариант, когда на ПЛИС в несколько сотен тысяч ячеек создают простенький МК типо attiny13 не рассматриваем, понятное дело, что это делают плисоводы только для того, чтобы выпендриваться между себе подобных и на практике это не применяется.
Аноним 25/03/20 Срд 13:56:55 407596167
>>407592
>понятное дело, что это делают плисоводы только для того, чтобы выпендриваться между себе подобных и на практике это не применяется.
Лол.

Погугли microblaze или nios ii. Самый что ни на есть продакшен. Именно для этого они и используются — куча периферии, сложная программа с кучей библиотек. Плюс ещё какая-нибудь частная задача, которую не сделать на микроконтроллере, и поэтому надо городить плис (видео 4К, управление по 100 линиям без задержек, числодробление).
Аноним 25/03/20 Срд 17:50:36 407632168
>>397766 (OP)
Анон, поясни за PLL.
Вот у меня есть Cyclone 10 LP 10cl006YU256C8G, тактируется кварцем 50мгц.
Я что, с этим PLL могу завести NIOS 2 на 400мгц?
Аноним 25/03/20 Срд 19:20:07 407641169
>>407632
>NIOS 2 на 400мгц
Очень сомнительно.
Аноним 25/03/20 Срд 19:22:06 407642170
>>407632
Ты сможешь вытянуть из PLL сколько захочешь в его рабочем диапазоне, но ты не сможешь тактировать логику быстрее, чем сигналы в ней проходят от регистра до регистра (время прохождения зависит от реализуемой схемы).

Точнее, теоретически сможешь, но тебе это не понравится.
Аноним 25/03/20 Срд 19:51:43 407645171
>>407596
>Именно для этого они и используются — куча периферии
То-есть на мощном FPGA можно одновременно играть в змейку на TFT-дисплее, записывать файлы на юсб-флешку и заходить с браузера на него через lan-кабель?
>сложная программа с кучей библиотек.
Аноны выше наоборот говорят, что это плохо, надо всю программу ПЛИС писать в одном файле. >>407396 >>407484
Аноним 25/03/20 Срд 22:32:10 407671172
>>407645
>Аноны выше наоборот говорят, что это плохо, надо всю программу ПЛИС писать в одном файле.
Ты, долбоеб блять, речь шла о том, чтобы не писать входы и выходы модуля в отдельном файле.
Аноним 25/03/20 Срд 23:12:11 407679173
>>407645
>То-есть на мощном FPGA можно одновременно играть в змейку на TFT-дисплее, записывать файлы на юсб-флешку и заходить с браузера на него через lan-кабель?
А ещё слушать SDR-радио, замутить клон денди, спектрума, запустить сразу 100500 uart/spi/i2c-трансиверов, ethernet, pci-e и много ещё чего. И всё это будет работать сразу и одновременно в одном кристалле.
Аноним 26/03/20 Чтв 14:25:15 407728174
Аноним 26/03/20 Чтв 14:30:56 407734175
>>407671
Прости, я не заметил.
Аноним 27/03/20 Птн 20:41:36 407899176
Аноним 28/03/20 Суб 00:48:13 407934177
Аноним 28/03/20 Суб 01:42:30 407936178
Есть тактовый генератор 50МГц. Нужно сформировать 2 сигнала: 10КГц и 10КГц + 10% (т.е. 10000Гц 0,1 + 10000 = 11000Гц).
10КГц получаю на счётчике, который считает от 0 до 4999, т.е. период его работы 5000 тактов (50 000 000 / 10 000).
Теперь посчитаем период счётчика для сигнала 11КГц: 50 000 000 / 11 000 = 4545,45(45) тактов.
Но теперь, для сигнала 11КГц, попробуем посчитать по другому:
5000 + 10% = 5000 - 5000
0.1 = 4500 тактов.
4545,45(45) первым способом vs 4500 вторым.
Я дурак и чего-то не понимаю. Откуда вылезла разница в 545 тактов?
Аноним 28/03/20 Суб 01:44:50 407937179
>>407936
Ебучая макака.
Ещё раз с учётом разметки.
Есть тактовый генератор 50МГц. Нужно сформировать 2 сигнала: 10КГц и 10КГц + 10% (т.е. 10000Гц х 0,1 + 10000 = 11000Гц).
10КГц получаю на счётчике, который считает от 0 до 4999, т.е. период его работы 5000 тактов (50 000 000 / 10 000).
Теперь посчитаем период счётчика для сигнала 11КГц: 50 000 000 / 11 000 = 4545,45(45) тактов.
Но теперь, для сигнала 11КГц, попробуем посчитать по другому:
5000 + 10% = 5000 - 5000 х 0.1 = 4500 тактов.
4545,45(45) первым способом vs 4500 вторым.
Я дурак и чего-то не понимаю. Откуда вылезла разница в 545 тактов?
Аноним 28/03/20 Суб 03:40:17 407942180
изображение.png 93Кб, 226x150
226x150
>>407936
> Откуда вылезла разница в 545 тактов?
Киса, ты делаешь хуйню.

50e6/4500 = 11 111.1(1)
Аноним 28/03/20 Суб 20:34:28 408013181
>>407934
Спасибо уважаемый, но не то. Запись ужасная. Буду искать по теме в англотубе.
Спасибо еще раз.
Аноним 29/03/20 Вск 02:08:46 408032182
>>407942
Так вот я и спрашиваю, как так получается то?
Аноним 29/03/20 Вск 15:34:38 408092183
image.png 1572Кб, 667x1000
667x1000
>>408032
Киса, 10 / 11 и 11 / 10 это разные 10%.

Ну или делить на 0.9 это не то же самое, что умножить на 1.1

Аноним 29/03/20 Вск 16:20:23 408094184
>>407936
>Но теперь, для сигнала 11КГц, попробуем посчитать по другому:
>5000 + 10% = 5000 - 5000 0.1 = 4500 тактов.
А если 5000 + 100% (в два раза большая частота), то = 5000 - 5000 * 1.0 = 0 тактов?
Аноним 29/03/20 Вск 17:13:45 408100185
>>407899
Два латча тебе нужно. Один латчит по клоку, другой — по инверснутому клоку. Дальше сам.
Аноним 30/03/20 Пнд 03:09:45 408133186
изображение.png 23Кб, 356x533
356x533
Аноним 30/03/20 Пнд 15:46:02 408161187
Аноним 30/03/20 Пнд 17:08:24 408171188
image.png 390Кб, 366x450
366x450
Аноним 30/03/20 Пнд 17:15:46 408172189
>>408171
> это было оче давно
> ссылка на домен в зоне xyz
> зона xyz появилась в 2014
Чёт отпаялся с этого олдфага
Аноним 30/03/20 Пнд 18:29:03 408183190
>>408172
Это первая ссылка на евклид паззл из гугла. Я гамался, когда он был сырой, уровни добавлялись и я репортил баги
Аноним 30/03/20 Пнд 22:15:45 408209191
>>408133
Где такое рисовать?
Аноним 31/03/20 Втр 01:09:43 408228192
Аноним 31/03/20 Втр 07:39:31 408233193
6f18eae538ae1c2[...].jpg 134Кб, 1440x1080
1440x1080
>>408133
Проорал с раскраски для даунов.
Аноним 31/03/20 Втр 11:42:17 408258194
>>408233
Что ты злой такой? Это же детская игрушка.
Аноним 31/03/20 Втр 16:10:18 408264195
Поцоны такую хуйню ок поковырять для общего понимания фпга и чо с ним заделать можно?
https://tinyfpga.com/
Аноним 31/03/20 Втр 16:58:36 408271196
610105777-21178[...].jpg 261Кб, 960x960
960x960
>>408264
Для общего понимания и без железки можно обойтись.
Или с такой как на пике.
Аноним 01/04/20 Срд 20:21:02 408393197
Как можно присвоить тип reg к простому output?

output [7:0] Lock;
reg [7:0] RegLock;

или возможен вариант только assign Lock[1] = RegLock [1]; и т.д.
Аноним 01/04/20 Срд 21:09:32 408401198
reg.png 22Кб, 1002x297
1002x297
>>408393
Если на выходе не настоящий регистр, хотя и написан как reg
always @(звездочка)
begin
RegLock = Lock;
end

Если выход настоящих регистров на выход wire
assign Lock = RegLock;
или не понял вопрос...
Аноним 01/04/20 Срд 21:16:05 408402199
reg2.png 29Кб, 1122x365
1122x365
>>408393
Чет объебался. Мало что прояснит, но как-то так. Да, один из выходов reg, который не reg а wire.
>>408401
Аноним 01/04/20 Срд 21:54:48 408419200
>>408402
Мое почтение за объяснение.
Аноним 04/04/20 Суб 01:16:55 408870201
Хотел посмотреть уроки по логическим элементам, но не могу скачать софт Quartus II Web Edition v9.1 для линукс или сборка для виртуальной машины, или уже вместе с sp2. На интел регистрация вплоть до телефона, которого не имею. Есть ли альтернативные источники для загрузки?
Аноним 04/04/20 Суб 04:29:29 408877202
>>408870
Нашёл на трекере для win32. Закину в виртуалку.
Аноним 04/04/20 Суб 05:04:44 408878203
Аноним 04/04/20 Суб 12:04:50 408891204
Аноним 04/04/20 Суб 14:03:19 408911205
>>408891
C особой осторожностью скажу - говно. Фапать на это или Lattice если не из секты Altera-Xilinx
Извиняй за .ru - али вообще затрахал этим ебаным переводом и редиректом https://aliexpress.ru/item/4000121272355.html
https://cnx-software.ru/2018/09/05/licheetang-anlogic-eg4s20-%D0%BF%D0%BB%D0%B0%D1%82%D0%B0-fpga-%D0%BD%D0%B0%D1%86%D0%B5%D0%BB%D0%B5%D0%BD-%D0%BD%D0%B0-%D1%80%D0%B0%D0%B7%D1%80%D0%B0%D0%B1%D0%BE%D1%82%D0%BA%D1%83-risc-v/
"FPGA — Anlogic EG4S20BG256 с логическим блоком 20K (гибридная архитектура LUT4 / LUT5), около 130 КБ SRAM, 64 Мбит SDRAM"
Аноним 08/04/20 Срд 16:21:39 409822206
диаграмма.jpg 752Кб, 2048x2730
2048x2730
задача.jpg 188Кб, 1007x383
1007x383
таблица.jpg 694Кб, 2048x2730
2048x2730
Кому не тяжело, посмотрите пожалуйста, правильно ли я понял задачу. Возможно ли сделать меньше состояний? Спасибо.
Аноним 08/04/20 Срд 23:15:14 409924207
>>409822
У тебя S1 и S5 обозначают одно и то же состояние. Объедени.
Аноним 08/04/20 Срд 23:33:30 409926208
Не
Аноним 09/04/20 Чтв 00:02:43 409931209
Как получить рандом на плисине?
Аноним 09/04/20 Чтв 01:57:23 409950210
>>409931
Зависит от цели. Тебе с какой?
Аноним 09/04/20 Чтв 07:13:18 409961211
>>409924
Вот это я даун. Спасибо!
Аноним 09/04/20 Чтв 08:23:00 409977212
>>409931
Поставь рядом с ПЛИС генератор изотопов.
Аноним 09/04/20 Чтв 14:43:45 410082213
>>409950
Мне с целью получить последовательный сигнал фиксированной частоты, но с рандомным содержимым.

>>409977
Шутку понял, смешно.
Аноним 09/04/20 Чтв 15:07:11 410086214
Аноним 09/04/20 Чтв 16:35:19 410127215
Господа, подскажите, пожалуйста, можно ли как-то короче записать этот код:
input [3:0] A, B;
wire [3:0] X;
assign X[3] = (A[3] && B[3]) || (!A[3] && !B[3]),
X[2] = (A[2] && B[2]) || (!A[2] && !B[2]),
X[1] = (A[1] && B[1]) || (!A[1] && !B[1]),
X[0] = (A[0] && B[0]) || (!A[0] && !B[0]);
Чтобы каждому биту в шине X соответствовали биты в шинах A и B.
Аноним 09/04/20 Чтв 16:45:36 410130216
>>410127
>assign X = (A && B ) || (!A && !B)
Аноним 09/04/20 Чтв 17:00:52 410134217
>>410130
Так не пойдёт, у тебя результат будет одноразядным, а ему нужно по каждому разряду.

>>410127
Проверь такое
assign X = (A & B) | (~A & ~B);
Аноним 09/04/20 Чтв 17:09:25 410137218
MC.JPG 22Кб, 437x144
437x144
>>410134
>>410130
Запутался, раньше пробовал сделать так:
>assign X = (A && B ) || (!A && !B)
И не работало корректно, а сейчас попытался, и все хорошо работает. Возможно, я не привык еще с моделсимом работать, и он как-то запоминает прошлые симуляции.
>assign X = (A & B) | (~A & ~B)
Звучит логичнее, я ведь получу как раз 4 бита.
Сейчас еще поковыряю, спасибо, аноны.
Эта результат симуляции для девайса, который сравнивает 2 числа
Аноним 09/04/20 Чтв 17:14:25 410141219
MCpic1wrong.JPG 21Кб, 389x145
389x145
MCpic2correct.JPG 21Кб, 389x145
389x145
>>410137
Да, я проебался в симуляции.
На первой картинке результат симуляции при assign X = (A && B ) || (!A && !B).
На второй при assign X = (A & B) | (~A & ~B). Все работает хорошо.
Еще раз спасибо.
Алсо, пожалуйста, посоветуйте какой-нибудь проект для нуба, чтобы поковыряться и освоиться.
Аноним 09/04/20 Чтв 17:15:26 410142220
MCpic2correct.JPG 22Кб, 429x148
429x148
>>410141
Вторую картинку перепутал.
Аноним 09/04/20 Чтв 17:25:42 410144221
>>410141
>Алсо, пожалуйста, посоветуйте какой-нибудь проект для нуба, чтобы поковыряться и освоиться.
Его не существует. Делай любую, даже бредовую идею и получишь намного больше опыта и практики. Можешь начать с клонов ретрокомпов в FPGA.
Думаю попробовать написать максимально тупой конечный автомат для приема-отсылки данных по UDP без использования корок. В качестве phy - бомжевская lan8720 по rmii.
Аноним 09/04/20 Чтв 17:34:34 410146222
Аноним 09/04/20 Чтв 18:17:51 410157223
>>410086
Подойдёт, только не понял как выбираются эти самые биты отвода.
Аноним 09/04/20 Чтв 18:56:46 410169224
>>410157
Как у тебя с высшей математикой (в частности — многочленами над конечным полем)? http://www-math.ucdenver.edu/~wcherowi/courses/m5410/m5410fsr.html

P.S. Если не OCHE, то можно просто брать готовые полиномы:
https://web.archive.org/web/20121021184350/http://www.eej.ulst.ac.uk/~ian/modules/EEE515/files/old_files/lfsr/lfsr_table.pdf
https://www.xilinx.com/support/documentation/application_notes/xapp052.pdf
Аноним 09/04/20 Чтв 20:55:57 410182225
>>410169
>Как у тебя с высшей математикой (в частности — многочленами над конечным полем)?
Охуенно. Я не вычислял многочлены над конечным полем уже двадцать минут. Пойду повычисляю.
Аноним 09/04/20 Чтв 22:35:22 410195226
Аноним 10/04/20 Птн 00:35:31 410214227
>>410144
>приема-отсылки данных по UDP без использования корок. В качестве phy - бомжевская lan8720 по rmii
Держи в курсе если что. У меня отладка на этой фихе тоже валяется, накупил их по 300 рублей.
Аноним 10/04/20 Птн 03:23:24 410228228
>>410214
На ночь глядя не понял прикола - явно что-то со страпончиком связано. Просто подав питание - ловит линк, а воткнув в плату и подав тактовый сигнал - уже нет. Может конфликт с txen от weak pullup. Как разберусь - сигналтапом подсмотреть фрейм и синхрозаголовок фрейма и можно думать как действвовать дальше
Аноним 10/04/20 Птн 06:25:36 410235229
eth0.png 13Кб, 1652x174
1652x174
>>410214
Походу да, TXEN ебал мозги, но это не точно.
Как-то запустил что от мимо пролетающей мухи дохнет, главное снял данные сигналтапом. Добро пожаловать в декодирование фрейма и маков.
Аноним 10/04/20 Птн 09:21:17 410250230
>>410214
Покажи отладку если она с FPGA? Если просто модуль с 8720 - то не интересно, можешь не показывать.
Таки да - TX_EN посадил в 0 - получше стало и соснул хуйца.
На самой платке с FPGA есть генератор на 50 МГц и если их гнать через FPGA на выход и тактировать 8720 - сосу хуй может звон-отраженка от пустой линии до снятого генератора и как не перезагружай, дергая reset - ей похуй. Вернул в зад генератор - заработала намного стабильней.
assign Z = swap ? data[7:0] : data [0:7]
Вспоминая защиту от прострела ноги становится грустно что надо руками слеивать по биту.
Аноним 10/04/20 Птн 10:33:07 410258231
>>410250
>отладку если она с FPGA
С фпга тоже есть, но она не 300₽ стоит.
Nexys 4 ddr от digilent.

У меня прием нормально получался, но дико с преамбулой ебался.
Лучше бери синхру с модуля, надёжнее будет.
Аноним 10/04/20 Птн 18:00:02 410572232
>>410250
>assign Z = swap ? data[7:0] : data [0:7]

Ще оно делает?
Мимошел
Аноним 10/04/20 Птн 18:23:50 410574233
>>410572
Когда нужно - можно назначить передачу данных как есть или поменять порядок бит. Не пытайся отсинтезировать - будет ошибка, Verilog явно запрещает такое делать.
Например было 10101010 станет 01010101 или же 11001001 и станет 10010011.
Аноним 10/04/20 Птн 19:28:04 410584234
>>410134
>assign X = (A & B) | (~A & ~B);
почему бы не записать это как
>assign X = ~(A^B)
?
Аноним 10/04/20 Птн 19:57:47 410586235
>>410250
> если их гнать через FPGA на выход
Для этого не каждый выход годится, ты же в курсе, да? Плюс Ethernet требует частоту +-50 ppm, а генератор на плате небось самый дешевенький.
Аноним 10/04/20 Птн 19:58:55 410587236
>>410584
Действительно. А ты хорош, исключающее ИЛИ тут увидел.
Аноним 10/04/20 Птн 20:19:58 410591237
>>410586
Использую что было - а там хуй тебе, а не PLL OUT. Там даже кнопки повесили на тактовые входы.
http://www.alinx.vip:81/ug/AX4010_UG.pdf
Нашел какую-то железку с STM32 с микропитоном + RMII PHY где снял дамп пинга - вижу прием и передачу фрейма. Уже есть где подсмотреть несколько вариантов передачи и как писал анон выше - посмотреть латентность от CRS или TX_EN до первых битов данных преамбулы. Сколько говна вручную разбирать у тестового фрейма и через mif "заливать" фрейм в память для тестов CRC которая как-то через жопу считается.
Аноним 15/04/20 Срд 01:03:59 411529238
Аноним 15/04/20 Срд 08:25:20 411559239
>>399589
У матлаба есть реализация аппаратного распознавания цифр на плис. С помощью нейросетей.
Аноним 15/04/20 Срд 19:28:15 411678240
>>410086
Сдвиговый регистр даёт псевдослучайное значение относительно предыдущего, т.е. последовательность значений после запуска будет каждый раз одна и та же. А вот как получить рандом при каждом запуске? - вопрос!
Аноним 15/04/20 Срд 20:30:03 411689241
>>411678
>А вот как получить рандом при каждом запуске? - вопрос
Помню у меня автомат-десериалайзер от наводок на неподключенный разъем генерил просто рандомные значения.
Аноним 15/04/20 Срд 22:23:41 411693242
>>411689
Ну это как повезёт.
Аноним 16/04/20 Чтв 05:06:03 411711243
Аноним 16/04/20 Чтв 19:14:54 411798244
>>411711
Тактовый сигнал какой-то на линии задержки полученный, как это поможет?
Аноним 17/04/20 Птн 15:59:56 411875245
>>411798
Так, что у него будут хрен знает какая частота и джиттер. По той ссылке генератор случайных чисел именно так и сделан: https://github.com/teknohog/rautanoppa/blob/master/common_hdl/hwrandom_core.v

P.S. Ну или можно забить на случайность начального значения и не париться, как в этом генераторе гауссовского шума (там ГСЧ сделан на трёх 64-битных сдвиговых регистрах): https://opencores.org/projects/gng
Аноним 18/04/20 Суб 02:26:40 411939246
Есть автоматы Мили,
есть автоматы Мура,
а как называются автоматы у которых выходы выводятся напрямую с регистра состояния?
Аноним 18/04/20 Суб 03:52:37 411942247
Аноним 18/04/20 Суб 07:43:12 411947248
>>397766 (OP)
ЕРМ3032 хватит для синтеза частотомера?
Аноним 18/04/20 Суб 09:17:51 411949249
>>411947
Не утверждаю, но в этом случае выкинь в помойку.
MAX3000 "4.5–ns pin–to–pin logic delays with counter frequencies of up to 227.3 MHz"
Измени Альтере и возьми конкурента ispMACH 4000V/Z от Салата https://www.latticesemi.com/en/Products/FPGAandCPLD/ispMACH4000VZ "operate at SuperFAST™ frequencies of up to 400 MHz."
Только вот хуй ты просто так 400 МГц (или даже 200Мгц) загонишь в single-ended режиме.
Аноним 18/04/20 Суб 09:54:27 411952250
>>411949
> ты просто так 400 МГц (или даже 200Мгц) загонишь в single-ended
Что меня остановит?
Аноним 18/04/20 Суб 10:11:14 411953251
>>411952
Ничего. Только потом не ной тут что забил на согласование и у тебя все звенит, большая погрешность, вообще не считает и прочее, амплитуды нехватает на тактовом входе, у соседа снизу в коронках начал играть Rammstein и прочие бредовые последствия.
Глянь сюда - тут рассматривается частота в 1 мегагерц и из какой полосы частот он состоит https://www.youtube.com/watch?v=fCbAafKLqC8
Аноним 18/04/20 Суб 11:20:27 411960252
>>411949
>up to 227.3 MHz
Да мне с головой нахуй. Я максимум буду мерять частоту ногодрыга на стм32
Аноним 18/04/20 Суб 15:56:55 411993253
Аноним 18/04/20 Суб 16:01:39 411994254
>>411875
А как получают рандом на всяких микроконтроллерах и прочих ардуинах?
Аноним 18/04/20 Суб 16:09:08 411996255
Аноним 18/04/20 Суб 18:24:27 412010256
Аноним 18/04/20 Суб 20:10:59 412019257
Аноним 18/04/20 Суб 20:33:18 412023258
DOC004557517.jpg 47Кб, 600x503
600x503
Радиотехники, мне нужна помощь, от электрики я далек. Ситуация следующая: имеется вибронакидка на кресло купленная на али, у нее есть пульт на проводе в котором перегревается транзистор uln2003apg и выходит из строя. В первый раз он сгорел и я купил на али их, перепаял в сервисе, но он опять стал перегреваться и глючить, на каких то режимах работал, а на каких то сильно грелся. Как быть, по новой припаивать опять все повторится, мб другой транзистор нужен чтоб не перегревалось или еще как то можно выйти из этой ситуации? Знал бы что такая параша китайская не стал бы покупать, но отзывы вроде все норм были, потом наверно у всех так же погорело.
Аноним 18/04/20 Суб 20:33:45 412024259
unnamed.jpg 10Кб, 250x250
250x250
Вот такого плана
Аноним 18/04/20 Суб 20:38:39 412025260
IMG202004181940[...].jpg 1371Кб, 1840x3264
1840x3264
IMG202004182037[...].jpg 993Кб, 1840x3264
1840x3264
Вот пульт и плата внутри его
Аноним 18/04/20 Суб 20:39:04 412026261
Аноним 18/04/20 Суб 21:15:38 412034262
>>412019
Влом исходники курить. Кратко, в чём суть, если не затруднит?
Аноним 18/04/20 Суб 21:35:23 412035263
Аноним 18/04/20 Суб 22:19:02 412041264
>>412035
А, знаю, это называется затравка. Но откуда берут её? В персональном компуктере её роль выполняет системное время. Но в МК такой способ не прокатит, ибо после запуска все счётчики обнулены и если через какое-то определённое время нужен рандом, то и счётчики, запущенные на старте, к тому времени будут иметь каждый раз одно и тоже состояние.
Аноним 18/04/20 Суб 22:45:00 412044265
кто-нибудь может пользоваться Altium Designer?
отзовитесь пожалуйста, нужна помощь
Аноним 19/04/20 Вск 01:12:42 412065266
>>412041
Из младших разрядов adc например.
Аноним 19/04/20 Вск 12:22:44 412103267
>>412044
1. По трассировке плат отдельный тред.
2. Альтиум - убогая хрень. Используй OrCAD или Expedition.
Аноним 19/04/20 Вск 14:40:18 412118268
>>412103
OrCAD для лохов, P-CAD - выбор мастеров.
Аноним 19/04/20 Вск 15:12:45 412124269
я все понимаю, но мне работать нужно именно в нем
Аноним 19/04/20 Вск 15:18:41 412127270
>>412124
А что тебе надо от нас? Посмотри видосы/книжку Сабунина для начала.
Аноним 19/04/20 Вск 16:52:20 412135271
28e7a5657c95422[...].png 17Кб, 906x443
906x443
Поясните максимально просто как работает FIR фильтр, и как его реализовать на ПЛИС. У меня есть АЦП, ЦАП 10 бит примерно 48 килосемплов, хочу, допустим сделать LPF, но я нихуя не понимаю как оно работает. Читал, ничего не понял, типа есть память, с семплами инпута, которые перемножаются на коэффициенты, а потом складываются. Чиво блять. В матлабе знаю как вычислять коэффициенты, но не знаю куда их засунуть, чтобы работало. Вот на картинке x(n) это номер семпла или чего?
Аноним 19/04/20 Вск 19:20:26 412163272
Аноним 19/04/20 Вск 23:12:55 412195273
>>412118
Кейденс - сила, Альтиум - могила.
Аноним 20/04/20 Пнд 00:28:15 412198274
FIR.png 24Кб, 719x242
719x242
>>412135
Вот тебе схема, которая пиздато ложится в ПЛИС. Здесь X - это входные сэмплы, в твоем случае которые падают с АЦП. Прямоугольники - это триггеры, образующие конвейер. По этому конвейеру твои сэмплы двигаются. Пришел новый - протолкнул старые, сдвинул конвейер.
Аноним 20/04/20 Пнд 03:21:36 412216275
>>412198
Я так понимаю каждый семпл умножается на каждый коэффициент, а потом результат умножения суммируется? Всё равно не понимаю. Я тупой. Допустим у меня фильтр 10 порядка, это надо десять умножителей. Пришел семпл, сразу умножился на все 10 коэффициеетов и высрался в общий регистр, с которого уже можно подавать на ЦАП. Так?
Аноним 20/04/20 Пнд 03:57:22 412217276
>>412135
> FIR
КИХ
> сэмплов
отсчётов
> LPF
ФНЧ
> сэмплами
отсчётами
> инпута
входными
Отчёты сигнала умножаются на коэффициенты фильтра и складываются. Что такое z-преобразование и z в минус первой степени ты наверное знаешь.
Аноним 20/04/20 Пнд 16:52:32 412373277
>>412217
Спасибо за урок русского языка.
>>412198
Давайте ещё раз для дауна, на пальцах.

>Отчёты сигнала умножаются на коэффициенты фильтра и складываются.

Допустим поступил один отсчет сигнала, его исходное число умножается на все коэффициенты или результат умножения на первый коэффициент умножается на следующий? Второй вариант, думаю, не имеет смысла, потому что на выходе будет пиздецки большое число, поэтому остается первый вариант. Дальше, все результаты умножения исходного отсчета складываются вместе. Не понятно как запилить такой конвейер. Алсо, схема должна работать оче быстро, чтобы перемножить всю хуйню до поступления следующего отсчета. Извините, я просто математику не знаю она доставляет мне боль.
Аноним 21/04/20 Втр 21:12:39 412551278
Аноним 21/04/20 Втр 21:21:30 412554279
>>412551
Сколько денег отсыпешь?
Аноним 21/04/20 Втр 21:31:54 412555280
>>412551
Эмм, я думал вы может ссылки знаете


Я могу свой код скинуть, у меня ошибку выдает из за того что я 1 пытаюсь прибавить к std_logic, как решение найти?
Аноним 21/04/20 Втр 21:38:12 412557281
Аноним 21/04/20 Втр 21:42:09 412559282
begin

video_en <=horizontal_en and vertical_en;

process
begin
wait until(clk'event)and(clk='1');
if (h_compteur ="1100011111") then --799
h_compteur<="0000000000";
else
h_compteur<=h_compteur + "0000000001";
end if;

Вот где h_comyeur + "000000001" мне выдает ошибку:

Error (10327): VHDL error at VGA_controller.vhd(31): can't determine definition of operator ""+"" -- found 0 possible definitions




Шо делать?
Аноним 21/04/20 Втр 21:46:17 412560283
>>412559
Ты либы не подключил.
Аноним 21/04/20 Втр 21:47:15 412561284
>>412560
Лол

library ieee;
use ieee.numeric_std.all;
use ieee.std_logic_1164.all;

Мало?

А с вектором сложение правильно сделал?
Аноним 21/04/20 Втр 22:53:22 412580285
Можно ли в quartus 9.1 запустить симуляцию (используя файл текстовых векторов) без modelsim? Есть модуль 4-х входового xor, есть модуль теста для него, и есть текстовый файл с описанием всех состояний. Как это запустить теперь на симуляцию?
Аноним 22/04/20 Срд 02:50:47 412586286
f74a0c0aa4977ca[...].jpeg 115Кб, 736x551
736x551
>>412373
>я просто математику не знаю она доставляет мне боль
Что ты тогда здесь вообще делаешь?
Аноним 22/04/20 Срд 03:21:01 412588287
518d3bb682a25cd[...].jpg 74Кб, 750x500
750x500
Аноним 22/04/20 Срд 20:10:07 412642288
>>412580
>4-х входового xor
Да проще заново от руки нарисовать, всего 16 комбинаций, к тому же там есть функции для автоматизации рисования входных последовательностей.
https://youtu.be/4be1In4xArk
Аноним 22/04/20 Срд 20:10:59 412643289
>>412586
А что, я вот тоже в математике не особо, смотря какие задачи решаешь.
Аноним 22/04/20 Срд 21:34:17 412647290
new-logo-235063.jpg 59Кб, 640x260
640x260
15826324096540.jpg 145Кб, 720x820
720x820
15841722919020.jpg 55Кб, 269x604
269x604
>>412373
>Извините, я просто математику не знаю она доставляет мне боль.
Same, Bro! Умею только складывать, вычитать и умножать. На бумажке.
Аноним 23/04/20 Чтв 16:36:54 412779291
Какую отладочную плату купить, чтобы можно было проверять в ней задачи из книжки Харриса после симулятора? Может какую-то из марсоходов? Желательно, чтобы там периферия еще была (светодиоды, семисегментный индикатор, кнопка).
Аноним 23/04/20 Чтв 18:56:12 412797292
>>412779
>марсоходов?

Ебанутый за 10к покупать эту хуйню? Лучше чекни алик, там магазин FPGA board Store норм платы.
Аноним 23/04/20 Чтв 19:30:14 412801293
Посоны, срочно нужен тетрис на vhdl, я только на верилог нашел?

Не знает никто случайно ресурсы где есть проекты?

Добра посоны
Аноним 23/04/20 Чтв 19:41:11 412802294
>>412779
Зависит от твоей подготов_очки. Если адовый задрот, любишь лотереи и есть время - пиздуешь на ебей-лохито-другое ищешь по словам "for chip recovery" и подобным минимум лот с минимум 2 одинаковыми железками. По большей части это все полностью живое оборудование и можно узнать его историю у продавца. Одну потрошишь на органы и срисовывание топологии + получаешь ЗИП на случай если выставишь подключать неиспользуемые выводы к земле или еще какими методами спалишь выводы. Получаешь емкие FPGA(на сотни тысяч LE) с расчитанным питанием и тактированием + обычно периферия типа динамической ОЗУ и специфичное под данный проект. Profit! Брат жив, зависимость есть. Мигалка светодиодом работает.
Аноним 23/04/20 Чтв 21:27:21 412814295
Аноним 23/04/20 Чтв 21:33:27 412816296
>>412814
Что за книжка то хоть?
Аноним 23/04/20 Чтв 21:57:11 412820297
>>412814
Насколько я помню, в книге строят процессор, но сколько там задействуют LE я не знаю, не дочитал. Этот камень на плате имеет 10к LE, самое то для поиграться, но залезет ли туда проц из книги, не знаю. Сам такую отладку брал, только без перефирии, пробовал NIOS II, камень греется даже от мигалки свктодиодом на Си, поэтому забил на это дело. Алсо, никогда не использовал даже 1000 LE в своих проектах, простор есть. Но вообще на open cores есть много самопальных процессоров, думаю найдешь чего для изучения под эту борду.
Аноним 23/04/20 Чтв 22:00:42 412822298
2580628.jpg 30Кб, 300x425
300x425
>>412816
Харрис Цифровая схемотехника и архитектура компьютера
Аноним 24/04/20 Птн 01:54:22 412832299
>>412820
>Насколько я помню, в книге строят процессор, но сколько там задействуют LE я не знаю, не дочитал.
Ну на однотактный хватит, но там есть и задания на самостоятельную разработку ковейерного процессора с разными степенями сложности hazard-блока, от сброса конвейера до предсказания ветвлений, разработку кэшей.
Аноним 24/04/20 Птн 05:31:38 412839300
>>412820
>пробовал NIOS II, камень греется даже от мигалки светодиодом на Си
WAT? Не шутишь? Насколько греется?
У меня логики одного конченного автомата на полтысячи+ регистров, не тактируемых постоянно - не греется (или еле заметно) при тактировании на 30-40МГц.
Stratix III - даже без конфигурации начинает заметно греться, а залив ту же конфигурацию конченного автомата - за пару минут разогревается вместе с радиатором что становится горячим независимо от того - работает автомат или нет. Настройки выводов проверял - стоят "input tristate with weak pullup"
Аноним 24/04/20 Птн 11:07:19 412861301
Screenshot2020-[...].png 1038Кб, 1080x2248
1080x2248
>>412814
Вот еще например.

Аккуратнее с программатором - я взял дешевый usb blaster на stm32, он при обнаружении квартусом бсодил комп (win10 x64 1909).
Хотя из виртуалки с виндой/линуксом работал норм.

Взял какой-то за 1.5к на cpld+ftdi, этот норм работает.
Аноним 24/04/20 Птн 11:43:28 412868302
>>397766 (OP)
Как разводить печатки под самопалки с плисинами? Рисовать как лучше дороги укладываются, а потом под эти пины рисовать проект?
24/04/20 Птн 11:56:48 412871303
>>412868
Смотря что рисуешь. Если всякую херню типа мигалок светодиодами - да, как угодно.
Если подключаешь память - то лучше следить за группами выводов, где не на каждый можно вывести бит линии данных, особенно у DDR памяти.
LVDS - неделимые пары и должны вестить максимально симметрично. Есть эмуляция LVDS где нужно ставить 3 резистора.
Не проебывать тактовые входы и выходы - это очень важно!
Не забывай про то что есть много банков питания, могут быть разные напряжения и типы сигналов. Например если используешь LVDS - считай весь банк проебал, даже если тебе надо всего пара линий.
Где-то можно найти что если у тебя очень много быстропереключающихся сигналов - то использовать не более 80%(не помню) выводов в банке и прочие мелочи.
А вообще - лучше вначале примерно накидать проект, синтезировать и посмотреть что будет.
Аноним 24/04/20 Птн 12:27:08 412873304
>>412871
>Есть эмуляция LVDS где нужно ставить 3 резистора.
Чиво?
24/04/20 Птн 12:50:56 412874305
lvdse.png 123Кб, 902x998
902x998
Аноним 24/04/20 Птн 13:12:21 412878306
>>412868
В составе OrCAD есть FPGA System Planner. У Ментора тоже есть тул, не помню, как называется.
У них есть базы по всем современным ПЛИС (Altera, Xilinx, Lattice точно есть, насчёт остальных не знаю). Там ты можешь оттрассировать плату, учитывая особенности используемой ПЛИС (назначение тех или иных её пинов, банки и т.д.) и потом экспортировать полученную распиновку у Quartus/Vivado.
Если интересует, могу выложить RAK от Cadence по FPGA System Planner.
Аноним 24/04/20 Птн 13:15:43 412881307
photo2018-04-14[...].jpg 102Кб, 720x1280
720x1280
Аноним 24/04/20 Птн 13:42:07 412886308
>>412881
>Hello. I'm dead. so delayed a lot of time. I'll ship it to you in my next reincarnation!
Аноним 24/04/20 Птн 13:59:29 412887309
>>412878
>OrCAD
>Ментор
Не. Я по мелочи в Орле ковыряюсь. Не мой уровень
Аноним 24/04/20 Птн 16:02:38 412901310
Посоны, подскажите плиз как сделать примитивный тетрис использую vhdl язык?

Мой проект содержит такие простые модули:

1. VGA контроллер (почти сделал, но он багнутый еще)
2. Контроллер клавы (найду в инете)
3. Сам модуль игры

Вот тут я лох, как сделать генератор фигурок?

Как потом объединить все в одно, использовать пормап?

Выручите плиз анончики

Добра
Аноним 24/04/20 Птн 17:50:15 412918311
>>412901
Тут дело такое: в двух словах не объяснить, а за тебя делать никто не будет. Попробуй сделай сначала свой тетрис на С, а потом уже готовый и отлаженный алгоритм переложи на схему - управляющий автомат, исполнительные устройства, все дела.
Аноним 24/04/20 Птн 21:39:35 412951312
>>412887
>в Орле
Брось говно. KiCAD и то лучше, опенсорсный, к тому же.
А вообще, если взялся за ПЛИС, то лучше освой нормальный САПР.
Аноним 24/04/20 Птн 22:06:43 412955313
Посоны, а кадровый буфер же отдельно от vga контроллера идет?

Аноним 24/04/20 Птн 22:07:13 412956314
lpc.png 120Кб, 1338x853
1338x853
>>412951
>KiCAD
Голосую. Такую херню рисовал и когда получилось 2 FPGA по 484 вывода с плавным переходом на FPGA на 1К+ выводов стало ясно что какую-то несусветную хуйню рисую и надо переделывать.
Пока делалось - уже стало неактуальным. Вот фейл.
Аноним 24/04/20 Птн 22:38:28 412959315
>>412951
>KiCAD
Я столько библиотечных элементов нарисовал в Орел. А тут с нуля опять начинать?
Аноним 25/04/20 Суб 00:29:05 412975316
>>412959
Возьми библиотеку ЦЕРН и перечерти УГО на ГОСТовские и поставь ГОСТовские шрифты на посадочных местах.
Аноним 25/04/20 Суб 00:34:00 412976317
>>412975
А для ментора есть что-то подобное?

И пробовал ли кто-то в менторе экспортить для вивады?
Аноним 25/04/20 Суб 13:06:38 413009318
>>412839
Греется довольно сильно, а поскольку у меня камень в БГА корпусе, я его долго не держал. Если читнуть форумов по запросу в гугле "греется ПЛИС", то можно сделать вывод, что это какой-то ебаный рандом. Как-то читал, у парня два одинаковых камня, на разных устройствах, выполняющих одну работу грелись по разному. Видимо брак, или типа того.
Аноним 25/04/20 Суб 17:07:39 413022319
>>412975
>Возьми библиотеку ЦЕРН
ЧО?
Я тут установил его и сразу не нашел ЕРМ3032, пришлось лезть на ультралибрариан и качать оттуда
Аноним 25/04/20 Суб 17:20:26 413026320
>>413022
>и качать оттуда
В итоге я проебся с импортом компонента пол часа и соснул. Это же какая-то противоестественная хуета! Футпринт отдельно, символ отдельно. Чо за ёбань? Нахуя вы советуете это говно народу? Орел на три порядка адекватнее этой опенсурсной поделки
Аноним 26/04/20 Вск 00:50:01 413078321
>>413026
а ничего, что у одной микрухи может быть несколько корпусов?
алсо, попробуй диптрейс, он не настолько мозговыедающий но без нормальных тулз под дифпары, пичалька
Аноним 26/04/20 Вск 06:24:13 413087322
>>413078
>попробуй диптрейс
Но зачем? Я лучше продолжу использовать понятный и охуенный Eagle
Аноним 26/04/20 Вск 06:57:31 413090323
Съебите со своей разводкой в разводкотред, холопы.
Аноним 26/04/20 Вск 09:16:32 413093324
pins-PCB-design.png 39Кб, 1023x724
1023x724
>>413087
В игл уже завезли ratline и рисование дорожки до тех пор, пока не ткнешь в пин? Когда я его смотрел, рисование платы отличалось от рисования линией в паинте только наличием сетки и проверкой по схеме
Аноним 26/04/20 Вск 09:42:45 413096325
>>413093
>Когда я его смотрел
Это ты pre-alpha версию пробовал штоле?
Аноним 26/04/20 Вск 10:37:18 413099326
>>413009
С любой прошивкой греется? Может, статика? Защитные диоды на i/o, идущих наружу, есть?
Отлаживал как-то плату с 5ceba4, уронил pls на резистор обратной связи питальника ПЛИС. Часть обвязки сгорела, сама ПЛИС запускалась, даже nios стартовал, но несколько пинов выгорели и она сильно грелась, пришлось менять. В норме с озу и ethernet была чуть теплая.
Аноним 26/04/20 Вск 10:43:41 413100327
flex1.jpg 44Кб, 678x648
678x648
>>413099
>несколько пинов выгорели и она сильно грелась
Лал. У меня такой же фейл был когда спалил одну FLEX, замкнув или -5 или -12 (отрицательное напряжение) на один из выводов.
Без конфига - все норм, только заливаешь конфиг - почти в утюг превращается и частично работает.
Аноним 26/04/20 Вск 14:45:38 413120328
Аноним 26/04/20 Вск 14:55:05 413122329
>>412976
Нет, ментор - это совсем серьёзный бизнес, мало кто из мамкиных инженеров его использует (из-за сложности, а также из-за отсутствия в свободном доступе документации). Готовые библиотеки есть, но они продаются за деньги. Есть библиотека Optimus (где есть основные пассивные компоненты, а также некоторые часто используемые транзисторы, диоды, микросхемы и т.д.), но её ты уже наверняка видел.
Более того, у него проблемы с ГОСТовскими шрифтами и в некоторых местах (например, в МЦСТ, когда я там работал) на них клали болт.
Сам решил в своих проектах не мучиться с ментором и поставить OrCAD.
Аноним 26/04/20 Вск 21:58:36 413207330
Анон, как перенести с квартуса код на плату de1 лол?
Аноним 27/04/20 Пнд 02:10:00 413247331
Аноним 27/04/20 Пнд 03:22:15 413251332
>>412976
Да, LP Wizard/ipc7351 land pattern creator (есть в pads/ee), можно найти/рассчитать посадочные места для почти всех корпусов, ещё можно экспортировать в оркад/аллегру/etc.
Ещё на snapEDA куча всего, но там встречается говно, надо внимательно проверять.
Кстати, в оркаде можно создавать компонент (УГО) из таблицы (New component from spreadsheet). Берешь таблицу с распиновкой ПЛИС и раскидываешь выводы по частям УГО и их сторонам, как тебе удобно.
Аноним 27/04/20 Пнд 04:03:57 413253333
>>413251
Я так понимаю, он именно про создание символов. Потому что создание посадочных мест по сравнению с созданием и правкой символов на несколько тысяч пинов - ерунда (распространённые есть в базовой библиотеке, остальные - да, LPWizard, про который все знают).
>Кстати, в оркаде можно создавать компонент (УГО) из таблицы (New component from spreadsheet). Берешь таблицу с распиновкой ПЛИС и раскидываешь выводы по частям УГО и их сторонам, как тебе удобно.
Не особо удобно переделывать каждый раз. Лучше таки освоить FPGA I/O Optimizer (если Mentor) или FPGA System Planner (если Cadence). Там как раз можно сначала оттрассировать наиболее подходящим образом, а потом отправить уже получившуюся распиновку в САПР для ПЛИС. И эти тулы ставят пины не абы как, в них есть база ПЛИС и выбор пинов идёт исходя из особенностей используемой ПЛИС. Т.е., память получится поставить только туда, куда её можно поставить, трансиверы, тактовые входа - аналогично.
Аноним 27/04/20 Пнд 04:41:43 413255334
>>413253
>про который все знают)
google ultralibrarian

Ещё но может сканить и OCR .pdf даташитов, охуенно удобно.
Аноним 28/04/20 Втр 13:30:08 413618335
1588069805090.jpg 4499Кб, 3024x4032
3024x4032
Сап, надеюсь, здесь есть драйверописцы.
Сейчас делается устройство на плис, которая делает расчет и формирует инфу, ну хз, 10 4б слов. Связанную инфу, это всё поля одного свойства.
Как лучше сделать регистры чтения? Первый вариант: (размер регистров пусть 4б) 10# регистров, содержащие нужные поля, а регистр статуса - счетчика, показывающий глубину ФИФО данных, декрментируется только тогда, когда будут прочитаны все 10 полей. Если одно поле прочитать дважды, то на второе чтение будет та же инфа.
Второй вариант: хранить в одном регистре данных всю сериализованную инфу, и получается, счётчик декрментируется только через 10 считываний из этого единственного регистра.

Первый вариант мне кажется наиболее предпочтительным, так как хорошо ложится на любой ДМА, но я опасаюсь, не будет ли коллизий или какого-то такого говна.
Аноним 28/04/20 Втр 15:25:09 413635336
Анон, у меня косяк с altera De1, квартус ее не видит, драйверы не находятся для usb blaster
Где их скачать можно?
Аноним 28/04/20 Втр 15:41:32 413637337
>>413618
1. Берёшь AXI streaming FIFO (pg080) бесплатно без смс или эквивалент для альтеры, который, вероятно, ест)
2. Берёшь драйвер для него.
Аноним 28/04/20 Втр 16:00:54 413641338
>>413635
>Где их скачать можно?
c:\altera\quartus\drivers\usb-blaster
Аноним 28/04/20 Втр 16:03:41 413644339
>>413637
Axi4 stream похож на сериализатор данных, а я спрашивал больше о полной организации внешних регистров в плиске. Вероятно, axi4 stream и будет стоять.
А как оно будет дружить с pcie?
Аноним 28/04/20 Втр 16:09:14 413645340
>>413641
Усе заработало спасибо

Однако при попытки загрузить мой проект на алтеру ничего не происходит, только маленькая надпись failed возникает

В чем фейл????
Аноним 28/04/20 Втр 16:14:20 413646341
>>413644
>а я спрашивал больше о полной организации внешних регистров в плиске.
Родина дала тебе готовое решение с счётчиками, флагами и прерываниями. Не нужон этот полный регистр, диды акси фифо использовали и ты используй.
>А как оно будет дружить с pcie?
Так же, как и любая лежащая в памяти инфа, которую можно вычитать процессором или на которую можно натравить DMA.
Аноним 28/04/20 Втр 16:20:44 413649342
>>413645
>В чем фейл????
Камень автодетектом видит?
Сам ебусь третий день, нихуя понять не могу. Пытаюсь разлочить свои залежи ЕРМ3032, сжег два буфера 244 в бластере, поотслоились дороги и сижу теперь жду новый от китайцы. За 1800 в терре покупать чота неохота.
Аноним 28/04/20 Втр 16:23:35 413652343
>>413649
Вроде да

Да мне палить эту хуйню нельзя, имущество не мое

Аноним 28/04/20 Втр 17:35:57 413665344
>>413646
А если там 10 интов? В документации вроде ограничивается размером акси, для лайта это только 32 бита. Как связанно передавать несколько интов тогда? Или иметь фифо под каждые данные, тогда придется как-то хуево синхронить их
Аноним 28/04/20 Втр 18:19:54 413674345
>>413665
>А если там 10 интов?
Отучайся от этого, оно архитектуроспецифичное. int16_t?

В любом случае, AXIS width converter — переупакует в 32 бита даже аллаха. А на выходе разупакует обратно во сколько надо.
Аноним 28/04/20 Втр 18:22:35 413675346
>>413637
А если я хочу кастомный протокол поднять поверх распространенного интерфейса (i2c, spi например), что-то такое могу использовать?
А то на квартусе всегда сам писал контроллеры/драйверы, а в вивадо вроде что-то удобное есть.
Аноним 28/04/20 Втр 18:37:26 413676347
>>413675
Естественно, есть контроллеры i2c и spi с готовыми драйверами (которые делают элементарные пересылки) и примерами. Пишешь обёртку вокруг xilinx'овых драйверов и гоняешь что хочешь. Мне казалось, это везде так, уж как минимум по такой стандартной хуйне (сам имел дело только с Vivado и ISE).
Аноним 28/04/20 Втр 18:54:40 413678348
>>413645
1. Проект точно под ту плисину скомпилировал?
2. sof-файлом программируешь?
Аноним 28/04/20 Втр 18:56:33 413679349
fpgafail.png 34Кб, 777x616
777x616
>>413678
1. Ну вроде да
2. Ага, софом. Что самое удивительное, у меня есть тестовый соф файл, он без проблем заходит, а вот мой vga контроллер не хочет

Вот пикча
Аноним 28/04/20 Втр 18:58:49 413680350
>>413679
Может я пины не выставил?

Хотя сделал проверку входов выходов, ошибок нет, но не назначено
Аноним 28/04/20 Втр 19:02:42 413682351
>>413679
>EP2
>De1
А там точно второй сыклон стоит, не четвёртый?
Аноним 28/04/20 Втр 19:05:30 413683352
Аноним 28/04/20 Втр 19:21:03 413689353
>>413676
Обертку своим васянокодом, но на интерфейс axi?
Можешь, пожалуйста, примеры ядер привести.
Аноним 28/04/20 Втр 19:28:57 413695354
>>413680
Error (209015): Can't configure device. Expected JTAG ID code 0x020B10DD for device 1, but found JTAG ID code 0x020B30DD.


Вот такую ошибку выдает, как пофиксить?
Аноним 28/04/20 Втр 19:36:38 413698355
>>413689
Васянокод исполняется на Microblaze и дёргает функции из драйвера от xilinx. Драйвер от xilinx через axi lite ебёт регистры контроллера, контроллер гоняет байтики по своему соответствующему интерфейсу. Может, я тебя неправильно понял просто? По крайней мере, AXI streaming FIFO — он именно про это.

pg142, pg090, pg153
Аноним 28/04/20 Втр 19:43:46 413699356
>>413698
>Microblaze
Ну это не очень эффективно будет.
Я то на Vhdl пишу. Могу кастомно настроить cpol, cpha и саму частоту (чего в драйвере не увидел).
И тайминги вплоть до наносекунд просчитать.
Нет каких-нибудь стандартных ip-ядер на интерфейсы, но без софтпроца?
Софтпроц же априори будет менее надёжным и быстрым, чем простенький автомат на вхдл.
Аноним 28/04/20 Втр 19:56:31 413704357
>>413695
Вроде пошло, я просто не ту схему сыклона 2 выбрал, однако экран черный, а он должен мне вывести был белый квадратик. Код правильный, компилируется без ошибок

В чем беда посоны?
Аноним 28/04/20 Втр 20:05:18 413708358
>>413699
Понятно. Я не так понял, что означает "драйвер" в твоём посте. Пиши эффективные автоматы тогда.
Аноним 28/04/20 Втр 20:14:52 413711359
>>413704
Это я пины не выставил

Посоны, мне что их в ручную все выставлять что ли?
Аноним 28/04/20 Втр 20:20:52 413712360
>>413711
Да. В chip-planer или в говнокоде писать (chip_pin = "xx") перед именем вывода, например
(chip_pin = "22") input wire CLK
Аноним 28/04/20 Втр 20:22:20 413713361
>>413712
Звездочки сожрало - вместо них буква Ж
(Жchip_pin = "хх"Ж)
Аноним 28/04/20 Втр 20:23:53 413715362
>>413708
Я мимоанон же. Так что, софтпроцессор так хорош? Или я могу вместо микроблейза написать такой же автомат под axi?
Аноним 28/04/20 Втр 20:37:20 413721363
>>413712
Слушай, там было 2 колонки - Locate и Fitter Locate

В первой пусто, а во второй было выставлено, я скопировал из второй в первую адреса. Все равно экран черный и пишет не сигнала, я уже устал посоны

Как запустить этот ссаный вга контроллер?
Аноним 28/04/20 Втр 21:24:11 413733364
pinnplan.png 200Кб, 1917x1049
1917x1049
>>413721
Что не ясно? Когда нигде выводы не задавал - fitter раскидывает выводы как хочет и куда что вывел - он пишет в колонке fitter locate. Что бы задать руками где какой вывод - прописываешь locate и делаешь полную пересборку проекта можешь подъебать - тыкнуть в fitter и далее - он не будет делать анализ и синтез.
Когда задаешь руками выводы - внимательно следи за I/O standart - в пределах банка он должен быть одинаков.
Аноним 28/04/20 Втр 22:10:56 413743365
>>413733
Какой пиздец анончик, на этом мои знания закончились, а сдать работу надо завтра к вечеру

Это, я так понял вывод и вход каждой переменной/константы с in и out надо делать? А как я узнаю что к чему лол
Аноним 28/04/20 Втр 22:11:52 413744366
>>413733
Так это, в фиттере уже были раскинуты рандомно, фиттер всегда неправильно делает?

Просто у меня нихуя на экран не вывилось, пишет нет сигнала
Аноним 28/04/20 Втр 22:14:29 413747367
>>413743
Гуглишь свою отладку, соотносишь с пинами и уоп, прописываешь все что нужно в пинпланер.
Аноним 28/04/20 Втр 22:16:16 413748368
>>413747
Ну у меня есть даташит со схемами

Чет я тупой какой то
Аноним 29/04/20 Срд 00:50:52 413773369
>>413637 в 6м виртексе нет акси фифо к сожалению
Аноним 29/04/20 Срд 04:08:13 413789370
vga.png 94Кб, 1001x927
1001x927
>>413744
>Так это, в фиттере уже были раскинуты рандомно, фиттер всегда неправильно делает?
Не неправильно, а рандомно. Просто рандомно. Он ничего не знает о том что и как у тебя снаружи подключено. Есть исключения - например память DDR, высокоскоростные SERDES.

Этот правильно говорит >>413747.
Картинка из мануала что куда подключено. Неужели так сложно прописать 14 выводов?
Где тактовую частоту берешь?
Есть 27МГц на D12, E12, 50 МГц на L1, 24 МГц на A12, B12.
Потенциально подходит 27МГц, есть PLL через который получешь нужную частоту. Используешь его?

Хорошь троллить. Показывай скрин чип-планнера.
Аноним 29/04/20 Срд 04:25:18 413790371
vga2.png 147Кб, 834x802
834x802
Бля. PIN plannera. chip planner это не то.
>>413789
Аноним 29/04/20 Срд 05:29:57 413792372
>>413715
Все используют микроблейз, никто не жалуется. Каково это — пересобирать проект, когда надо поменять какой-то параметр в конфиге — я даже не представляю. Наверное, у тебя проекты собираются по две минуты (а у меня часа по полтора на мощном core i7 с 64гб рамы).
Аноним 29/04/20 Срд 08:18:51 413799373
>>413792
>проекты собираются по две минуты
В квартусе нормальные проекты собирались по 5-10 минут, точно такие же проекты в виваде - минут 15-30, хуею с говнокодеров.

Какие задержки у микроблейза? Может ли он среагировать на управление и уже на следующий такт начать обработку?
Аноним 29/04/20 Срд 11:34:37 413821374
>>413789
>мануала

Альтеры мануал? Я реально чет запутался

Так, я написал контроллер, ок.

Теперь надо распиновку сделать, CLK я понял найду,

а RGB и прочие сигналы как? Ладно анон, пойду попытаюсь разобраться
Аноним 29/04/20 Срд 11:36:47 413822375
>>413789
Ааа, нужно прописать только выводы к VGA коннектору?

Так??
Аноним 29/04/20 Срд 11:41:04 413823376
vga3.png 146Кб, 888x916
888x916
>>413821
Туда ли ты вкатился, петушок?
Оттуда же - кусок схемы как устроен ЦАП для создания аналоговых сигналов красного, синего, зеленого цвета и 2 сигнала вертикальной и горизонтальной синхронизации..
Какой к какому выводу ПЛИС подключен - смотри выше.

Не понимать вопроса.. Что ту может пойти не так или вызвать затруднение в назначении и сопоставлении выводов схемы и плисины ((не)рабочесь говнокода неучитываем).
Аноним 29/04/20 Срд 11:50:10 413824377
Безымянный.png 90Кб, 1040x682
1040x682
>>413823


Как это обнулить к хуям все?
Аноним 29/04/20 Срд 11:51:28 413825378
>>413823
Да это я понял, у меня просто контроллер + кадровый буфер к нему, выходы на вга коннектор идут от кадроового буфера

Однако в пин редакторе мне показывает только коннекты между кадровым буфером и вга конроллером, пикча моя выше
Аноним 29/04/20 Срд 11:59:01 413827379
>>413824
Это боль..Снести к хуям файл QSF в корне проекта
Ебанутый у них редактор выводов. Тыкаешь в заголовок Location (3-я колонка) потом курсором в первый сверху вывод, зажимаешь шифт и тыкаешь в самый последний вывод, отпускаешь шифт, жмешь delete.
Так же можно массово менять тип вывода (7 и 9 колонка)..
Обычно сортирую по банкам в таких случаях.
Аноним 29/04/20 Срд 12:09:05 413829380
Безымянный1.png 37Кб, 1097x439
1097x439
Безымянный.png 70Кб, 1413x799
1413x799
>>413827
Вот в чем засада у меня

Смотри анончик - у меня должно было получится как на левой пикче, а получилось то что справа.

Я использовал один и тот же код, только разные переменные, но все подходит. В каком месте я обосрался? Главное код компилируется без проблем.

Алсо, сам контроллер состоит из 2 vhd файлов
Аноним 29/04/20 Срд 12:12:27 413830381
>>413829
А еще добавлю - справа по сути это второй блок пикчи слева, а 3ий он не вывел.

Какой метод использовать, чтобы получилось как на пикче слева?
Аноним 29/04/20 Срд 12:25:15 413831382
>>413829
>>413830
Вдвойне не понимать.. У тебя вопрос по наличию-отсутствию выводов, то что они прибиты гвоздями к 1 или 0?
Читай варнинги "вывод стикед to gnd|vcc"

В том что у тебя каждый блок развернут, а тебе нужно каждый блок в блок завернуть?
Используй еще один блок верхнего уровня, где создавай три файла (с PLL уже создан), второй есть, а один - прйдется полностью переписывать.. но зойчем???
Аноним 29/04/20 Срд 12:35:10 413832383
>>413831
Да про выводы я понял, он тупо не видел выводы от последнего.

У меня блоки эти не объединены, я хз как это сделать

Аноним 29/04/20 Срд 12:38:10 413834384
>>413799
Не может, разумеется. Ты прав. Не надо использовать микроблейз. Пиши автоматы. Пиши их на вхдл.
Аноним 29/04/20 Срд 13:18:18 413838385
Аноним 29/04/20 Срд 13:27:58 413841386
>>397766 (OP)
Эээээээээ, блэд... А чо, теперь кряктус веб-эдишн нельзя скачать? Зарегался на интеле, выбираю - СКАЧАТЬ, а мне - ацес денайд
Аноним 29/04/20 Срд 13:32:52 413842387
>>413841
Какой из?
Надо бы слить пачку кактусов - пишут летом основательно прикроют раздачу такой некрофилии.
Аноним 29/04/20 Срд 13:40:15 413845388
Аноним 29/04/20 Срд 13:52:34 413851389
90sp2.png 19Кб, 523x395
523x395
>>413845
WAT?? Под винду и для пингвинчиков. Как кактус и сервиспак.
Аноним 29/04/20 Срд 14:06:52 413853390
>>413851
Заработало. Четыре дня рандомно заходил и пытался скочать, выдавало - ХУЙ ВАМ
Аноним 29/04/20 Срд 15:44:50 413873391
>>413853
>выдавало - ХУЙ ВАМ
Неужели отказался от такого уникального предложения?
Хуй от Интела.. Он какой жесткости? Чисто из кремния?
Аноним 29/04/20 Срд 16:05:00 413875392
>>413873
>Чисто из кремния?
Он его и разобьёт, и руки порежет.
Аноним 29/04/20 Срд 16:21:25 413878393
>>413875
>Он его и разобьёт, и руки порежет.
Разобьет - хуй с ним. Порезать руки - не так страшно, как порвать анус. Анальная контузия - это не шутки! Какртинка с обезьяной опаздывает.
Аноним 29/04/20 Срд 19:19:45 413937394
Аноним 29/04/20 Срд 19:21:31 413939395
>>413937
Спасибо

Я нашел другой контроллер и переделал его, сейчас буду подключать тестировать

Тот что был раньше, был под сыклон 4 и ДЕ2, а у меня ДЕ1.
Ну ладно, посмотрим
Аноним 29/04/20 Срд 19:54:57 413942396
>>413939
Ты бы еще Altera UP1 выкопал. Да, я флексоёб.

При первом приближении VGA контроллер крайне прост - это пачка счетчиков которые на любое говно можно перенести, хоть в CLPD (жирную, например EPM3128 http://micklab.ru/IgrosoftIGP1.htm ), единственный геморрой - это приделывать память которую отображать.
Код по большей части кроссплатформенный, поэтому может просинтезировать на любую FPGA с некоторыми ограничениями по быстродействию (например отсутствие аппаратных умножителей и будут делаться на логике).

Вникай как на рассыпухе собрать:
https://www.youtube.com/watch?v=l7rce6IQDWs
https://www.youtube.com/watch?v=uqY3FMuMuRo
Аноним 29/04/20 Срд 23:43:19 413975397
photo.jpg 1496Кб, 3600x1893
3600x1893
>>413942
Ну у меня получилось, вывел квадратик этот лол

Однако хотел поменять фон ну другой цвет, но походу карта не тянет


А теперь, анон, мне как то надо собрать тетрис на плис к середине мая примерно, даже кривой.

Я нашел в инетете проекту, но сложновато еще

Я принцип не пойму как сделать генератор фигурок и как сделать подвижное изображение, счетчик???
Аноним 30/04/20 Чтв 07:30:02 413989398
>>413975
>собрать тетрис
Ты опять выходишь на связь?
Аноним 30/04/20 Чтв 09:18:06 413996399
Аноним 30/04/20 Чтв 09:20:35 413997400
Пока что выкачиваю весь видеокурс. Постараюсь его выложить, как закончу.
>>413996-хуй
Аноним 30/04/20 Чтв 17:36:12 414060401
Аноним 30/04/20 Чтв 17:37:12 414061402
>>413997
Будем ждать. Добра.
Аноним 30/04/20 Чтв 18:55:13 414073403
Аноны, могу кого-нибудь попросить скачать 4 курса по PADS? Я на Верилоге уже охуеваю. Каждый файл надо индивидуально качать, плюс именование, чтобы по чаптерам топики складывать. Выручайте.

Отпишитесь, если кто возьмётся, пожалуйста. Я вам даже аккаунт зарегаю и курсы оформлю.
>>413996 - хуй.
Аноним 30/04/20 Чтв 20:00:42 414083404
Если что, мне University: PADS Professional Student Edition On-Demand Library: Professional Edition скачают. Продолжаю реквестировать, чтобы кто-нибудь слил курсы по PADS.
Аноним 02/05/20 Суб 16:20:18 414267405
Аноним 02/05/20 Суб 18:23:43 414284406
Какой протокол с опенсорс реализацией может посылать данные по uart без подтверждения получения?
Аноним 02/05/20 Суб 18:27:26 414285407
>>414284
пакетные данные.
Аноним 02/05/20 Суб 23:38:47 414319408
>>414267
Хуита, гундосит что-то невнятное, очередной самопальный процессор пытается пилить. За Верилог как таковой не поясняет.
Аноним 04/05/20 Пнд 14:12:15 414491409
schemaVGA.png 11Кб, 624x293
624x293
>>397766 (OP)
Сап анон - вот мой контроллер, у него пока один вход только - часы. Он выводит на экран квадратик, работает.
Однако мне надо сделать тестбенч для него, но как тайминг правильно ввести для CLK?

Я запутался, помоги плиз
Аноним 04/05/20 Пнд 16:36:12 414505410
>>414491
Какие это, блядь, часы?.. Это тактовый синхросигнал!
В чём моделируешь, в МоделСиме? Если делаешь функциональную симуляцию, то без разницы какая будет у него частота, в функциональной симуляции главное не абсолютные, а взаимные соотношения и длительности сигналов.
Аноним 04/05/20 Пнд 17:01:21 414509411
>>414491
Ага в моделсиме

Проблема в том, что у меня всегда вертикальный и горизонтальный импульс на 1, не показывает blanking, а препод требуюет чтобы весь процесс был показан. Может я в тестбенче накосячил со временем что то?
Аноним 04/05/20 Пнд 17:26:31 414512412
>>414505
>>414509
Мне кажется он имел в виду другое..
Ему нужно указать время симуляции минимум на время отрисовки одного кадра. Тупо в лоб - 25МГц / 60(?) будет чуть больше 416 000 тактов на симуляцию.
Аноним 04/05/20 Пнд 17:48:11 414517413
>>414509
Если нужно увеличить время симуляции, делай так:

initial
begin
#555;
$stop();
end

555 - это время симуляции, увеличивай число пока не добъёшся нужного времени симуляции.
Аноним 04/05/20 Пнд 20:18:01 414549414
>>414517
Окей

Я вот для синхроимпульса сделал это

clk_25<='1';

wait for 25 ns;
clk_25<='0';

wait for 35 ns;

clk_25<='1';

wait for 25 ns;

clk_25<='0';

wait for 35 ns;


Нормально?

Все равно вертикальная и горизонтальная на 1 все время

Аноним 04/05/20 Пнд 20:52:21 414553415
>>414549
На ВХДЛ что ли пишешь? Я не знаю как там, на Верилоге тактовая частота создаётся просто:
always #1 clk_25 = !clk_25;
Получается частота периодом в две временные единицы.

И что значит
>на 1 все время
?
Аноним 04/05/20 Пнд 21:55:22 414563416
testbench.png 68Кб, 1859x748
1859x748
>>414553
вы шо у меня получилось

ага вхдл
Аноним 04/05/20 Пнд 22:05:08 414564417
Кто-нибудь пробовал всякие контрольные платы от Antminer (l3+ например) использовать как отладку? Какие подводные?
Аноним 05/05/20 Втр 04:59:51 414587418
>>414564
Пробовал. Присматривался. Китаеза наебал, отправил не ту, схему не предоставил. Ввиду того что она одна - потрошить на скалывание схемы нет смысла, заказал у Qtech.
Что за пиздец последнее время? Даже Альтеру некогда дрючить, не говоря о тесте Блевады в цинке.
Если платка не одна - за день вполне реально прозвонить все линии данных - управления. Сам так делал, зависимость есть.
Аноним 05/05/20 Втр 07:36:05 414592419
>>414587
Я так понимаю китайцы и не дают схем на антмайнеры.
Бушные по 100-500р вообще отдают пачками. Помимо того что эти платы использовались и в хвост и в гриву для майнинга, что ещё может оправдать такую дешевую цену? JTAG вроде как выведен, но не распаян. Блока какого-нибудь у них нет?
И кстати хуею с тупых майнеров, ни у кого на форумах даже таких мыслей не возникало, просто воспринимают цинк как специализированный проц для майнинга.
Аноним 05/05/20 Втр 07:42:52 414593420
>>414564
>контрольные платы от Antminer
Контрольные платы это же arm какой-нибудь. Ты о других платах, вероятно, где fpga-шки.

Какие интерфейсы есть на них?
Аноним 05/05/20 Втр 07:46:47 414594421
066F5B8B-C169-4[...].jpeg 100Кб, 645x645
645x645
E7E4A8AF-B84D-4[...].jpeg 74Кб, 620x620
620x620
>>414593
Вот такие с цинком. Судя по количеству дебаг дырок - JTAG.
Аноним 05/05/20 Втр 07:56:08 414595422
>>414592
>>414593
>>414594
Иногда читал что цинк магическим образом выгорает.
Из интерфейсов - обвязка озу+пзу+езернет+(питание) и gpio наружу, те чуть меньше, чем нихуя, но разве надо больше? Для первоначального вката хватит геморроя с головой.
Схем нет, только реверсом. Как eval норм после реверса.
Реверсил модуль памяти от VIOLIN memory со Stratix III на 200К LE - вызыванивал чуть больше 700 выводов. А мне норм, довольно быстро получилось..

>>414594
Похожа не левую, честно искал минут 10 - проебал у себя в залежах, не покажу модельку, а ссылка с али ничего не даст.
Аноним 05/05/20 Втр 07:56:54 414596423
aaa.jpeg 70Кб, 525x700
525x700
>>414594
Нашел фото, где правая плата соединяется с левой. У твоей левой снизу разъемы для 2.54 двойной гребенки?

А белые разъемы куда на левой?

Эти две платы это контрольный блок или майнер полностью?
Аноним 05/05/20 Втр 07:58:31 414597424
>>414595
>обвязка озу+пзу+езернет+(питание) и gpio наружу,
А скоростные lvds не выведены?
Аноним 05/05/20 Втр 08:02:25 414598425
>>414597
Не ебу. Поищи даташит или референс мануал и посмотри есть ли вообще LVDS выводы и прикинь по фотке куда идут.
Скорее всего да, но.. Только в одну сторону или в обе если есть встроенная терминация LVDS.
Аноним 05/05/20 Втр 08:03:04 414599426
>>414595
>>414596
Это не правая с левой соединяются, а разные версии контрольных плат у меня. У тебя на картинке мой второй пик с платой носителем.
Все торчащие пины для соединения с асиками/запитки охлаждения для них.
Чисто контрольный блок, который общается с 40+ Asic.

>>414597
Будто на дешёвых отладках такое бывает. Обычно через FMC какой-нибудь выводят.
Аноним 05/05/20 Втр 08:04:26 414600427
>>414596
А, кажется, я понял. Первое фото >>414594 это арм-управляйка для фпга (на плате arm cpu память и разъемы к fgpa), а для платы с второго фото >>414596 нужна согласующая доплата с разъемами.

Платы с фпга покажите.

Аноним 05/05/20 Втр 08:08:06 414601428
>>414600
Там zynq7010 стоит на обоих. Мне это и надо.
Аноним 05/05/20 Втр 08:09:34 414603429
>>414601
Богато. Это во всех версиях antminer?
Аноним 05/05/20 Втр 08:13:44 414604430
>>414603
Как минимум в первом пике:
>>414594
Во втором хуй разглядишь, но где-то читал, что там тоже 7010.
Вторую плату можно и без носителя использовать.
Аноним 05/05/20 Втр 08:14:52 414605431
>>414601
>обоих
Фото? На правом arm-кий soc от ti.
Аноним 05/05/20 Втр 08:16:12 414606432
>>414594
Правая точно не с цинком.
Аноним 05/05/20 Втр 08:22:49 414607433
.png 1385Кб, 720x960
720x960
>>414605
>>414606
Похоже да, но в любом случае есть платы по типу пикрил по 500р. Какие подводные?
Аноним 05/05/20 Втр 08:24:57 414608434
zynq.jpg 897Кб, 2965x1825
2965x1825
>>414607
Нашел свою (левая). Как видишь чуть меньше, чем нихуя.
Можно распотрошить на органы для реверса, но явно не за спасибо.
Аноним 05/05/20 Втр 08:30:13 414609435
>>414608
Что-то у тебя даже слот под микросд не напаяли, хотя место есть. Под USB с PHY тоже место есть.
Мне как раз нужна цинкоборда с gpio. Чем банки цинка запитаны можешь глянуть? 3.3/2.5/1.8?
Аноним 05/05/20 Втр 08:33:30 414610436
>>414607
>>414607
>подводные
Некоторая ебля распиновкой и загрузчиком. Через jtag, если что.
Аноним 05/05/20 Втр 08:34:56 414611437
>>414607
>по 500р
antminer-ы уже не обновляются? Нельзя поставить платы с новыми asic на старую контрольную плату и бп?
Аноним 05/05/20 Втр 08:37:16 414612438
>>414610
>Некоторая ебля распиновкой
Возможно, для того чтобы узнать, на какие пины подключен rom, придется отпаять чипы.
Аноним 05/05/20 Втр 08:37:24 414613439
>>414609
Когда брал выбирал - мне было вообще поебать.
Не спрашивай почему одну взял, а не две и больше.
Включать не рискну, по контрольным точкам возле преобразователей надписи 1V5 3V3 1V8 1V0.
Аноним 05/05/20 Втр 08:45:41 414614440
>>414607
>по 500р.
У местных?
Аноним 05/05/20 Втр 08:54:35 414615441
>>414613
> Включать не рискну
Почему? К виваде вообще подключал платку? Хотя ты похоже не распаял жтаг даже.

>>414614
Да, бушные, поюзанные.

>>414611
Видимо да, иначе не вижу причин продавать так дешево.

>>414610
> ебля распиновкой и загрузчиком
А как они изначально прошивают? Я думаю там просто нужно напаять jtag и вивада увидит цинк.
Аноним 05/05/20 Втр 09:04:37 414616442
>>414615
>Почему?
Вроде мелочь, но бля пока найдешь где высрать 12 вольт, припаяться..

>К виваде вообще подключал платку?
Очевидно нет. Иногда плата-схема важнее чем ее работоспособность, поэтому если берется на органы - то нет разницы. Каждый ебаный раз как начинаешь что-то делать сваливается куча херни. Краем глаза заглядваю в тред.
От QMtech брал просто по рекомендации в прошлом треде.
А так - в планах просто для себя пореверсить платку. Глядишь в будущем пригодится, но глядя как блевада компилит - на любителя
Фанат Альтеры с их колючим кактусом, а не хиленьких с их блевотной блевадой